5秒后页面跳转
捷配首页

Datasheet > W9451GBDA-75
W9451GBDA-75 PDF预览

W9451GBDA-75

更新时间： 2024-02-10 20:59:06
品牌 Logo 应用领域
华邦 - WINBOND 时钟动态存储器双倍数据速率内存集成电路
页数 文件大小 规格书
15页 218K
描述
DDR DRAM Module, 64MX64, 0.75ns, CMOS, DIMM-184

阅读下载

获取价格

W9451GBDA-75 技术参数

生命周期：Obsolete零件包装代码：DIMM
包装说明：DIMM, DIMM184针数：184
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.32.00.36风险等级：5.75
访问模式：DUAL BANK PAGE BURST最长访问时间：0.75 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：133 MHz
I/O 类型：COMMONJESD-30 代码：R-XDMA-N184
内存密度：4294967296 bit内存集成电路类型：DDR DRAM MODULE
内存宽度：64功能数量：1
端口数量：1端子数量：184
字数：67108864 words字数代码：64000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：64MX64
输出特性：3-STATE封装主体材料：UNSPECIFIED
封装代码：DIMM封装等效代码：DIMM184
封装形状：RECTANGULAR封装形式：MICROELECTRONIC ASSEMBLY
电源：2.5 V认证状态：Not Qualified
刷新周期：8192自我刷新：YES
最大待机电流：0.032 A子类别：DRAMs
最大压摆率：2.48 mA最大供电电压 (Vsup)：2.7 V
最小供电电压 (Vsup)：2.3 V标称供电电压 (Vsup)：2.5 V
表面贴装：NO技术：CMOS
温度等级：COMMERCIAL端子形式：NO LEAD
端子节距：1.27 mm端子位置：DUAL
Base Number Matches：1

W9451GBDA-75 数据手册

 浏览型号W9451GBDA-75的Datasheet PDF文件第3页浏览型号W9451GBDA-75的Datasheet PDF文件第4页浏览型号W9451GBDA-75的Datasheet PDF文件第5页浏览型号W9451GBDA-75的Datasheet PDF文件第7页浏览型号W9451GBDA-75的Datasheet PDF文件第8页浏览型号W9451GBDA-75的Datasheet PDF文件第9页 
W9451GBDA  
9. CAPACITANCE  
(VDD = VDDQ = 2.5V ±0.2V, f = 1 MHz, TA = 25 °C, VOUT(DC) = VDDQ/2, VOUT(Peak to Peak) = 0.2V)  
PARAMETER  
SYMBOL  
MIN.  
MAX.  
UNIT  
Cadd-IN  
24  
pF  
Address Input Capacitance (A0 - A12, BA0, BA1)  
CCMD-IN  
24  
pF  
Command Input Capacitance (RAS , CAS , WE )  
CCS-IN  
CCKE-IN  
CCLK-IN  
12  
12  
12  
pF  
pF  
pF  
CS signals Input Capacitance ( CS0 , CS1)  
CKE signal Input Capacitance (CKE0, CKE1)  
CLK signals Input Capacitance (CLKn, CLKn )  
CI/O  
5
pF  
DM/DQS/DQ Input capacitance (DM0 - DM7, DQS0 - 7, DQ0 - 63)  
10. DC CHARACTERISTICS  
MAX.  
UNIT  
NOTES  
PARAMETER  
SYM.  
-7  
-75  
OPERATING CURRENT: One Bank Active-Precharge; tRC = tRC min; tCK =  
tCK min; DQ, DM and DQS inputs changing twice per clock cycle; Address  
and control inputs changing once per clock cycle  
IDD0  
1240  
1200  
7
OPERATING CURRENT: One Bank Active-Read-Precharge; Burst = 2; tRC =  
tRC min; CL=2.5; tCK = tCK min; IOUT = 0 mA; Address and control inputs  
changing once per clock cycle.  
IDD1  
1240  
32  
1200  
32  
7, 9  
PRECHARGE-POWER-DOWN STANDBY CURRENT: All Banks Idle; Power  
down mode; CKE < VIL max; tCK = tCK min; Vin = VREF for DQ, DQS and DM  
IDD2P  
IDLE FLOATING STANDBY CURRENT: CS > VIH min; All Banks Idle; CKE  
> VIH min; Address and other control inputs changing once per clock cycle;  
Vin = Vref for DQ, DQS and DM  
IDD2F  
IDD2N  
720  
720  
640  
640  
7
7
7
IDLE STANDBY CURRENT: CS > VIH min; All Banks Idle; CKE > VIH min;  
tCK = tCK min; Address and other control inputs changing once per clock cycle;  
Vin > VIH min or Vin < VIL max for DQ, DQS and DM  
IDLE QUIET STANDBY CURRENT: CS > VIH min; All Banks Idle; CKE > VIH  
min; tCK = tCK min; Address and other control inputs stable; Vin > VREF for DQ,  
DQS and DM  
IDD2Q  
IDD3P  
640  
320  
560  
320  
mA  
ACTIVE POWER-DOWN STANDBY CURRENT: One Bank Active; Power  
down mode; CKE < VIL max; tCK = tCK min  
ACTIVE STANDBY CURRENT: CS > VIH min; CKE > VIH min; One Bank  
Active-Precharge; tRC = tRAS max; tCK = tCK min; DQ, DM and DQS inputs  
changing twice per clock cycle; Address and other control inputs changing  
once per clock cycle  
IDD3N  
920  
840  
7
OPERATING CURRENT: Burst = 2; Reads; Continuous burst; One Bank  
Active; Address and control inputs changing once per clock cycle; CL=2.5; tCK  
= tCK min; IOUT = 0 mA  
IDD4R  
IDD4W  
1710  
1710  
1560  
1560  
7,9  
OPERATING CURRENT: Burst = 2; Write; Continuous burst; One Bank  
Active; Address and control inputs changing once per clock cycle; CL = 2.5;  
tCK = tCK min; DQ, DM and DQS inputs changing twice per clock cycle  
7
7
AUTO REFRESH CURRENT: tRC = tRFC min  
SELF REFRESH CURRENT: CKE < 0.2V  
IDD5  
IDD6  
1880  
48  
1840  
48  
RANDOM READ CURRENT: 4 Banks Active Read with activate every 20ns,  
Auto-Precharge Read every 20ns; Burst = 4; tRCD = 3; IOUT = 0 mA; DQ, DM  
and DQS inputs changing twice per clock cycle; Address changing once per  
clock cycle  
IDD7  
2520  
2480  
- 6 -  
1...3456789...15

下载PDF

与W9451GBDA-75相关器件

型号 品牌 描述 获取价格 数据表
W946432AD WINBOND 512K X 4 BANKS X 32 BITS DDR SDRAM

获取价格
W946432AD-55 WINBOND DDR DRAM, 2MX32, 0.1ns, CMOS, PQFP100

获取价格
W946432AD-6 WINBOND DDR DRAM, 2MX32, 0.1ns, CMOS, PQFP100

获取价格
W9464G2IB-4 WINBOND DDR DRAM, 512KX32, 0.6ns, CMOS, PBGA144, 12 X 12 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, LFBGA

获取价格
W9464G2IB-5 WINBOND DDR DRAM, 512KX32, 0.7ns, CMOS, PBGA144, 12 X 12 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, LFBGA

获取价格
W9464G6IB WINBOND 1M × 4 BANKS × 16 BITS DDR SDRAM

获取价格

与W9451GBDA-75相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证