Datasheet > 微控制器和处理器 > 时钟发生器> W83194R-17

W83194R-17

更新时间： 2024-01-27 22:37:40

品牌	Logo	应用领域
华邦 - WINBOND		时钟
页数	文件大小	规格书
21页	267K
描述
100MHZ AGP CLOCK FOR SIS CHIPSET

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

W83194R-17 技术参数

生命周期：	Obsolete	零件包装代码：	SSOP
包装说明：	SSOP, SSOP48,.4	针数：	48
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.32
Is Samacsys：	N	其他特性：	ALSO REQUIRES 2.5V SUPPLY
JESD-30 代码：	R-PDSO-G48	JESD-609代码：	e3
长度：	15.875 mm	端子数量：	48
最高工作温度：	70 °C	最低工作温度：
最大输出时钟频率：	133.3 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装等效代码：	SSOP48,.4
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
电源：	2.5,3.3 V	主时钟/晶体标称频率：	14.318 MHz
认证状态：	Not Qualified	座面最大高度：	2.794 mm
子类别：	Clock Generators	最大供电电压：	3.465 V
最小供电电压：	3.135 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	宽度：	7.5 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, PROCESSOR SPECIFIC	Base Number Matches：	1

W83194R-17 数据手册

W83194R-17/-17A

PRELIMINARY

5.2 CPU, SDRAM, PCI Clock Outputs, continued

SYMBOL

I/O

FUNCTION

PCICLK 0 / *FS2

I/O

Latched input for FS2 at initial power up for H/W

selecting the output frequency of CPU, SDRAM and

PCI clocks.

PCI clock during normal operation.

PCICLK [ 1:4 ]

10,11,12,13

OUT Low skew (< 250ps) PCI clock outputs.

5.3 I²C Control Interface

SYMBOL

SDATA

I/O

FUNCTION

Serial data of I²C 2-wire control interface

Serial clock of I²C 2-wire control interface

SDCLK

5.4 Fixed Frequency Outputs

SYMBOL

I/O

FUNCTION

REF0 / CPU3.3#_2.5

I/O

Internal 250kW pull-up.

Latched input for CPU3.3#_2.5 at initial power up.

Reference clock during normal operation.

Latched high - Vddq2b = 2.5V

Latched low - Vddq2b = 3.3V

Internal 250kW pull-up.

REF1

I/O

24MHz / *MODE

Internal 250kW pull-up.

Latched input for MODE at initial power up. 24MHz

output for super I/O during normal operation.

48MHz / *FS0

I/O

Internal 250kW pull-up.

Latched input for FS0 at initial power up for H/W

selecting the output frequency of CPU, SDRAM and

PCI clocks. 48MHz output for USB during normal

operation.

Publication Release Date: Sep. 1998

Revision 0.20

- 4 -

1 2 345 6 7...21

下载PDF

与W83194R-17相关器件

型号	品牌	描述	获取价格	数据表
W83194R-17/-17A	ETC	100MHz SiS 5595. 5598 Clock Gen.	获取价格
W83194R-17A	WINBOND	100MHZ AGP CLOCK FOR SIS CHIPSET	获取价格
W83194R-37	WINBOND	100 MHZ AGP CLOCK FOR VIA CHIPSET	获取价格
W83194R-37/-58/-58A	ETC	100MHz/133MHz VIA MVP3. VIA Apollo Pro Clock Gen.. 3-DIMM. with S.S.T.	获取价格
W83194R-39	WINBOND	100MHZ 3-DIMM CLOCK	获取价格
W83194R-39/-39A	ETC	100MHz/133MHz（Adding 97MHz）VIA MVP3. VIA Apol	获取价格