5秒后页面跳转
捷配首页

Datasheet > 驱动程序和接口 > 总线终端器> TPS51100DGQG4
TPS51100DGQG4 PDF预览

TPS51100DGQG4

更新时间： 2024-09-13 03:29:31
品牌 Logo 应用领域
德州仪器 - TI 总线通信稳压器驱动程序和接口接口集成电路光电二极管双倍数据速率
页数 文件大小 规格书
20页 704K
描述
3-A SINK/SOURCE DDR TERMINATION REGULATOR

阅读下载

中文翻译

获取价格

TPS51100DGQG4 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Active零件包装代码：MSOP
包装说明：MSOP-10针数：10
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：0.63Is Samacsys：N
差分输出：NO接口集成电路类型：BUS TERMINATOR SUPPORT CIRCUIT
JESD-30 代码：S-PDSO-G10JESD-609代码：e4
长度：3 mm湿度敏感等级：1
功能数量：1端子数量：10
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：HTSSOP
封装形状：SQUARE封装形式：SMALL OUTLINE, HEAT SINK/SLUG, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260认证状态：Not Qualified
座面最大高度：1.1 mm最大压摆率：1 mA
最大供电电压：5.25 V最小供电电压：4.75 V
标称供电电压：5 V表面贴装：YES
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag)
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：3 mmBase Number Matches：1

TPS51100DGQG4 数据手册

 浏览型号TPS51100DGQG4的Datasheet PDF文件第2页浏览型号TPS51100DGQG4的Datasheet PDF文件第3页浏览型号TPS51100DGQG4的Datasheet PDF文件第4页浏览型号TPS51100DGQG4的Datasheet PDF文件第5页浏览型号TPS51100DGQG4的Datasheet PDF文件第6页浏览型号TPS51100DGQG4的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢄ
ꢅ
ꢅ
SLUS600B − APRIL 2004 − REVISED NOVEMBER 2005  
ꢆ
ꢇ
ꢈ
ꢂ
ꢉ
ꢊ
ꢋ
ꢌ
ꢂ
ꢍ
ꢎ
ꢏ
ꢐ
ꢑ
ꢒ
ꢒ
ꢏ
ꢀ
ꢑ
ꢏ
ꢓ
ꢉ
ꢊ
ꢈ
ꢀ
ꢉ
ꢍ
ꢊ
ꢏ
ꢑ
ꢔ
ꢎ
ꢕ
ꢈ
ꢀ
ꢍ
ꢏ
FEATURES  
DESCRIPTION  
D
D
D
Input Voltage Range: 4.75 V to 5.25 V  
The TPS51100 is a 3-A sink/source tracking  
VLDOIN Voltage Range: 1.2 V to 3.6 V  
termination regulator. It is specifically designed for  
low-cost/low-external component count systems,  
where space is a premium.  
3-A Sink/Source Termination Regulator  
Includes Droop Compensation  
D
Requires Only 20-µF Ceramic Output  
The TPS51100 maintains fast transient response  
only requiring 20-µF (2 × 10µF) of ceramic output  
capacitance. The TPS51100 supports remote  
sensing functions and all features required to  
power the DDR and DDR2 VTT bus termination  
according to the JEDEC specification. In addition,  
the TPS51100 includes integrated sleep-state  
controls placing VTT in High-Z in S3 (suspend to  
RAM) and soft-off for VTT and VTTREF in S5  
(suspend to disk). The TPS51100 is available in  
the thermally efficient 10-pin MSOP PowerPAD  
and is specified from −40°C to 85°C.  
Capacitance  
D
D
Supports High-Z in S3 and Soft-Off in S5  
1.2-V Input (VLDOIN) Helps Reduce Total  
Power Dissipation  
D
Integrated Divider Tracks !/2VDDQSNS for  
VTT and VTTREF  
D
D
D
D
D
D
Remote Sensing (VTTSNS)  
20-mV Accuracy for VTT and VTTREF  
10-mA Buffered Reference (VTTREF)  
Built-In Soft-Start, UVLO and OCL  
Thermal Shutdown  
Supports JEDEC Specifications  
ORDERING INFORMATION  
PLASTIC MSOP POWER PAD  
APPLICATIONS  
T
A
(1)  
(DGQ)  
D
D
DDR, DDR2 Memory Termination  
−40°C to 85°C  
TPS51100DGQ  
(1)  
SSTL−2, SSTL−18 and HSTL Termination  
The DGQ package is also available taped and reeled. Add  
an R suffix to the device type (i.e., TPS51100DGQR). See  
the application section of the data sheet for PowerPAD  
drawing and layout information.  
TPS51100DGQ  
1
2
3
VDDQSNS  
VLDOIN  
VTT  
VIN 10  
5V_IN  
S5  
S5  
9
8
C1  
2 y 10 µF  
GND  
C2  
0.1 µF  
S3  
4
5
PGND  
S3  
7
6
VTTSNS VTTREF  
VTTREF  
Cap Manuf  
Part Number  
C1 TDK C2012JB0J106K  
C2 TDK C1608JB1H104K  
UDG−04015  
ꢁ
ꢁ
ꢏ
ꢍ
ꢥ
ꢒ
ꢠ
ꢎ
ꢐ
ꢞ
ꢀ
ꢟ
ꢉ
ꢙ
ꢍ
ꢗ
ꢊ
ꢘ
ꢒ
ꢈ
ꢀ
ꢈ
ꢖ
ꢗ
ꢡ
ꢘ
ꢙ
ꢟ
ꢚ
ꢛ
ꢜ
ꢜ
ꢝ
ꢝ
ꢖ
ꢖ
ꢙ
ꢙ
ꢗ
ꢗ
ꢖ
ꢞ
ꢞ
ꢢ
ꢟ
ꢠ
ꢚ
ꢚ
ꢡ
ꢡ
ꢗ
ꢝ
ꢜ
ꢛ
ꢞ
ꢞ
ꢙ
ꢘ
ꢢ
ꢀꢡ  
ꢠ
ꢣ
ꢞ
ꢤ
ꢖ
ꢟ
ꢜ
ꢞ
ꢝ
ꢖ
ꢝ
ꢙ
ꢚ
ꢗ
ꢠ
ꢥ
ꢜ
ꢗ
ꢝ
ꢝ
ꢡ
ꢞ
ꢦ
Copyright 2004, Texas Instruments Incorporated  
ꢚ
ꢙ
ꢟ
ꢝ
ꢙ
ꢚ
ꢛ
ꢝ
ꢙ
ꢞ
ꢢ
ꢖ
ꢘ
ꢖ
ꢟ
ꢡ
ꢚ
ꢝ
ꢧ
ꢝ
ꢡ
ꢚ
ꢙ
ꢘ
ꢨ
ꢜ
ꢉ
ꢗ
ꢛ
ꢡ
ꢞ
ꢝ
ꢜ
ꢗ
ꢥ
ꢜ
ꢚ
ꢥ
ꢩ
ꢜ
ꢝ ꢡ ꢞ ꢝꢖ ꢗꢫ ꢙꢘ ꢜ ꢤꢤ ꢢꢜ ꢚ ꢜ ꢛ ꢡ ꢝ ꢡ ꢚ ꢞ ꢦ  
ꢚ
ꢚ
ꢜ
ꢗ
ꢝ
ꢪ
ꢦ
ꢁ
ꢚ
ꢙ
ꢥ
ꢠ
ꢟ
ꢝ
ꢖ
ꢙ
ꢗ
ꢢ
ꢚ
ꢙ
ꢟ
ꢡ
ꢞ
ꢞ
ꢖ
ꢗ
ꢫ
ꢥ
ꢙ
ꢡ
ꢞ
ꢗ
ꢙ
ꢝ
ꢗ
ꢡ
ꢟ
ꢡ
ꢞ
ꢞ
ꢜ
ꢚ
ꢖ
ꢤ
ꢪ
ꢖ
ꢗ
ꢟ
ꢤ
ꢠ
ꢥ
ꢡ
1
www.ti.com  
1234567...20

中文翻译

下载PDF

TPS51100DGQG4 替代型号

型号 品牌 替代类型 描述 数据表
TPS51100DGQR TI

完全替代

 3-A SINK/SOURCE DDR TERMINATION REGULATOR
TPS51100DGQRG4 TI

类似代替

 3-A SINK/SOURCE DDR TERMINATION REGULATOR
TPS51100DGQ TI

类似代替

 3-A SINK/ SOURCE DDR TERMINATION REGULATOR

与TPS51100DGQG4相关器件

型号 品牌 获取价格 描述 数据表
TPS51100DGQR TI

获取价格

 		3-A SINK/SOURCE DDR TERMINATION REGULATOR
TPS51100DGQRG4 TI

获取价格

 		3-A SINK/SOURCE DDR TERMINATION REGULATOR
TPS51103 TI

获取价格

 		INTEGRATED LDO WITH SWITCHOVER CIRCUIT FOR NOTEBOOK COMPUTERS
TPS51103DRCR TI

获取价格

 		暂无描述
TPS51103DRCRG4 TI

获取价格

 		Integrated LDO with Switchover Circuit for Notebook Computers 10-SON -40 to 85
TPS51103DRCT TI

获取价格

 		Integrated LDO with Switchover Circuit for Notebook Computers 10-VSON -40 to 85
TPS51103DRCTG4 TI

获取价格

 		DUAL OUTPUT, FIXED POSITIVE LDO REGULATOR, PDSO10, GREEN, PLASTIC, QFN-10
TPS5110PW TI

获取价格

 		Synchronous Buck PWM Controller with NMOS LDO Controller 24-TSSOP -40 to 85
TPS5110PWR TI

获取价格

 		Synchronous Buck PWM Controller with NMOS LDO Controller 24-TSSOP -40 to 85
TPS5110PWRG4 TI

获取价格

 		1.5A SWITCHING CONTROLLER, 500kHz SWITCHING FREQ-MAX, PDSO24, GREEN, PLASTIC, TSSOP-24

与TPS51100DGQG4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证