Datasheet > SSTU32866EC/G

SSTU32866EC/G

更新时间： 2024-11-05 06:14:23

品牌	Logo	应用领域
恩智浦 - NXP		双倍数据速率
页数	文件大小	规格书
29页	153K
描述
1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for DDR2 RDIMM applications

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

SSTU32866EC/G 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	13.50 X 5.50 MM, 1.05 MM HEIGHT, 0.80 MM PITCH, LEAD FREE, PLASTIC, SOT-536-1, LFBGA-96
针数：	96	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.34
其他特性：	14 BIT 1:2 CONFIGURATION ALSO POSSIBLE	系列：	SSTU
JESD-30 代码：	R-PBGA-B96	长度：	13.5 mm
逻辑集成电路类型：	D FLIP-FLOP	位数：	25
功能数量：	1	端子数量：	96
最高工作温度：	70 °C	最低工作温度：
输出特性：	OPEN-DRAIN	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFBGA
封装等效代码：	BGA96,6X16,32	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	1.8 V	传播延迟（tpd）：	1.8 ns
认证状态：	Not Qualified	座面最大高度：	1.5 mm
子类别：	Other Logic ICs	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	5.5 mm	最小 fmax：	450 MHz
Base Number Matches：	1

SSTU32866EC/G 数据手册

SSTU32866

1.8 V 25-bit 1:1 or 14-bit 1:2 conﬁgurable registered buffer

with parity for DDR2 RDIMM applications

Rev. 02 — 11 November 2004

Product data sheet

1. General description

The SSTU32866 is a 1.8 V conﬁgurable register speciﬁcally designed for use on DDR2

memory modules requiring a parity checking function. It is deﬁned in accordance with the

JEDEC JESD82-7 standard for the SSTU32864 registered buffer, while adding the parity

checking function in a compatible pinout. The JEDEC standard for SSTU32866 is pending

publication. The register is conﬁgurable (using conﬁguration pins C0 and C1) to two

topologies: 25-bit 1:1 or 14-bit 1:2, and in the latter conﬁguration can be designated as

The SSTU32866 accepts a parity bit from the memory controller on its parity bit (PAR_IN)

input, compares it with the data received on the DIMM-independent D-inputs and

indicates whether a parity error has occurred on its open-drain QERR pin (active-LOW).

The convention is even parity, that is, valid parity is deﬁned as an even number of ones

across the DIMM-independent data inputs combined with the parity input bit.

The SSTU32866 is packaged in a 96-ball, 6 × 16 grid, 0.8 mm ball pitch LFBGA package

(13.5 mm by 5.5 mm).

2. Features

■ Conﬁgurable register supporting DDR2 Registered DIMM applications

■ Conﬁgurable to 25-bit 1:1 mode or 14-bit 1:2 mode

■ Controlled output impedance drivers enable optimal signal integrity and speed

■ Exceeds JESD82-7 speed performance (1.8 ns max. single-bit switching propagation

delay; 2.0 ns max. mass-switching)

■ Supports up to 450 MHz clock frequency of operation

■ Optimized pinout for high-density DDR2 module design

■ Chip-selects minimize power consumption by gating data outputs from changing state

■ Supports SSTL_18 data inputs

■ Checks parity on the DIMM-independent data inputs

■ Partial parity output and input allows cascading of two SSTU32866s for correct parity

error processing

■ Differential clock (CK and CK) inputs

■ Supports LVCMOS switching levels on the control and RESET inputs

■ Single 1.8 V supply operation

■ Available in 96-ball, 13.5 × 5.5 mm, 0.8 mm ball pitch LFBGA package

12 3 4 5 6 7...29

中文翻译

下载PDF

SSTU32866EC/G 替代型号

型号	品牌	替代类型	描述	数据表
PI74SSTUA32864NBE	PERICOM	功能相似	25-Bit 1:1 or 14-Bit 1:2 Confi gurable Registered Buff er

与SSTU32866EC/G相关器件

型号	品牌	获取价格	描述	数据表
SSTU32866EC/G,518	NXP	获取价格	SSTU32866 - 1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for
SSTU32866EC/G,551	NXP	获取价格	SSTU32866 - 1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for
SSTUA32864	NXP	获取价格	1.8 V configurable registered buffer for DDR2-667 RDIMM applications
SSTUA32864_07	NXP	获取价格	1.8 V configurable registered buffer for DDR2-667 RDIMM applications
SSTUA32864BHLF	IDT	获取价格	CABGA-96, Tray
SSTUA32864BHLF-T	IDT	获取价格	CABGA-96, Reel
SSTUA32864BHMLFT	IDT	获取价格	D Flip-Flop, SSTU Series, 1-Func, Positive Edge Triggered, 25-Bit, True Output, PBGA96, 5
SSTUA32864BHMLF-T	IDT	获取价格	D Flip-Flop, SSTU Series, 1-Func, Positive Edge Triggered, 25-Bit, True Output, PBGA96
SSTUA32864BHM-T	IDT	获取价格	Interface Circuit
SSTUA32864BH-T	IDT	获取价格	Interface Circuit

与SSTU32866EC/G相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

SSTU32866EC/G

SSTU32866EC/G 技术参数

SSTU32866EC/G 数据手册

SSTU32866EC/G 替代型号

与SSTU32866EC/G相关器件

与SSTU32866EC/G相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SSTU32866EC/G

SSTU32866EC/G 技术参数

SSTU32866EC/G 数据手册

SSTU32866EC/G 替代型号

与SSTU32866EC/G相关器件

与SSTU32866EC/G相关文章

您还可以找

您在本页遇到什么问题？