5秒后页面跳转
| 生命周期： | Contact Manufacturer | 包装说明： | , |
| Reach Compliance Code： | unknown | HTS代码： | 8542.39.00.01 |
| 风险等级： | 5.61 | 逻辑集成电路类型： | NAND GATE |
| Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN74S10NP3 | TI |
获取价格 |
IC,LOGIC GATE,3 3-INPUT NAND,S-TTL,DIP,14PIN,PLASTIC |
|
| SN74S10NSR | TI |
获取价格 |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| SN74S10NSRE4 | TI |
获取价格 |
S SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, GREEN, PLASTIC, SOP-14 |
|
| SN74S10NSRE4 | ROCHESTER |
获取价格 |
NAND Gate, S Series, 3-Func, 3-Input, TTL, PDSO14, GREEN, PLASTIC, SOP-14 |
|
| SN74S10NSRG4 | TI |
获取价格 |
S SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, GREEN, PLASTIC, SOP-14 |
|
| SN74S11 | TI |
获取价格 |
TRIPLE 3-INPUT POSITIVE-AND GATES |
|
| SN74S112A | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
| SN74S112AD | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
| SN74S112ADR | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
| SN74S112ADRE4 | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
SL74HC10N：高性能三输入与非门解析
AIC1781A 电池充电控制器深度解析
Pickering新高压舌簧继电器亮相汽车测试博览会
采用MCU+MPU双处理器架构实现的创新应用设计探索
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
