5秒后页面跳转
捷配首页

Datasheet > SI5018-B-GMR
SI5018-B-GMR PDF预览

SI5018-B-GMR

更新时间： 2024-11-21 20:01:19
品牌 Logo 应用领域
芯科 - SILICON ATM异步传输模式电信电信集成电路
页数 文件大小 规格书
22页 129K
描述
Clock Recovery Circuit, 1-Func, 4 X 4 MM, ROHS COMPLIANT, MO-220VGGD-1, QFN-20

阅读下载

中文翻译

获取价格

SI5018-B-GMR 技术参数

是否Rohs认证： 符合生命周期：Active
零件包装代码：QFN包装说明：HVQCCN,
针数：20Reach Compliance Code：unknown
HTS代码：8542.39.00.01风险等级：5.81
JESD-30 代码：S-XQCC-N20长度：4 mm
功能数量：1端子数量：20
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：UNSPECIFIED封装代码：HVQCCN
封装形状：SQUARE封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
认证状态：Not Qualified座面最大高度：0.9 mm
标称供电电压：2.5 V表面贴装：YES
电信集成电路类型：ATM/SONET/SDH CLOCK RECOVERY CIRCUIT温度等级：INDUSTRIAL
端子形式：NO LEAD端子节距：0.5 mm
端子位置：QUAD宽度：4 mm
Base Number Matches：1

SI5018-B-GMR 数据手册

 浏览型号SI5018-B-GMR的Datasheet PDF文件第2页浏览型号SI5018-B-GMR的Datasheet PDF文件第3页浏览型号SI5018-B-GMR的Datasheet PDF文件第4页浏览型号SI5018-B-GMR的Datasheet PDF文件第5页浏览型号SI5018-B-GMR的Datasheet PDF文件第6页浏览型号SI5018-B-GMR的Datasheet PDF文件第7页 
Si5018  
SiPHY™ OC-48/STM-16 CLOCK AND DATA RECOVERY IC WITH FEC  
Features  
Complete high-speed, low-power, CDR solution includes the following:  
„ Supports OC-48 /STM-16 & FEC„ Exceeds all SONET/SDH jitter  
specifications  
„ Low power—270 mW  
(typ OC-48)  
„ Jitter generation  
3.0 mUI  
(typ)  
„ Small footprint: 4x4 mm  
rms  
„ Device powerdown  
„ Loss-of-lock indicator  
„ Single 2.5 V Supply  
„ DSPLL™ Eliminates external  
Ordering Information:  
loop filter components  
„ 3.3 V tolerant control inputs  
See page 17.  
Applications  
Pin Assignments  
Si5018  
„ SONET/SDH/ATM routers  
„ Add/drop multiplexers  
„ Optical transceiver modules  
„ SONET/SDH regenerators  
„ Board level serial links  
„ Digital cross connects  
„ SONET/SDH test equipment  
Description  
20 19 18 17 16  
REXT  
VDD  
1
2
3
4
5
15  
14  
13  
12  
11  
The Si5018 is a fully-integrated low-power clock and data recovery (CDR)  
IC designed for high-speed serial communication systems. It extracts  
timing information and data from a serial input at OC-48/STM-16 data  
rates. In addition, support for 2.7 Gbps data streams is also provided for  
applications that employ forward error correction (FEC). DSPLL™  
technology eliminates sensitive noise entry points thus making the PLL  
less susceptible to board-level interaction and helping to ensure optimal  
jitter performance.  
PWRDN/CAL  
VDD  
GND  
Pad  
Connection  
GND  
DOUT+  
DOUT–  
VDD  
REFCLK+  
REFCLK–  
6
7
8
9
10  
The Si5018 represents a new standard in low jitter, low power, and small  
size for high speed CDRs. It operates from a single 2.5 V supply over the  
industrial temperature range (–40 to 85 °C).  
Functional Block Diagram  
LOL  
DSPLLTM  
Phase-Locked  
Loop  
DIN +  
DIN –  
DOUT +  
DOUT –  
BUF  
BUF  
BUF  
Retim er  
2
2
2
PW RDN/CAL  
CLKOUT +  
CLKOUT –  
Bias  
2
REXT  
REFCLKIN +  
REFCLKIN –  
Rev. 1.3 6/08  
Copyright © 2008 by Silicon Laboratories  
Si5018  
1234567...22

中文翻译

下载PDF

与SI5018-B-GMR相关器件

型号 品牌 获取价格 描述 数据表
SI5018-BM SILICON

获取价格

 		SiPHY⑩ OC-48/STM-16 CLOCK AND DATA RECOVERY I
SI5018-BMR SILICON

获取价格

 		Clock Recovery Circuit, 1-Func, 4 X 4 MM, MLP-20
SI5018-GM SILICON

获取价格

 		Clock Recovery Circuit, 1-Func, 4 X 4 MM, LEAD FREE, MLP-20
SI5018-X-GM SILICON

获取价格

 		Clock Recovery Circuit, 1-Func, 4 X 4 MM, ROHS COMPLIANT, MO-220VGGD-1, QFN-20
SI-50191-F BEL

获取价格

 		SI-50191-F
SI-50192 BEL

获取价格

 		SI-50192
SI-50193 BEL

获取价格

 		SI-50193
SI-50193-F BEL

获取价格

 		SI-50193-F
SI-50194 BEL

获取价格

 		SI-50194
SI-50194-F BEL

获取价格

 		SI-50194-F

与SI5018-B-GMR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证