Datasheet > 电信电路 > ATM/SONET/SDH 集成电路> SI5018-X-GM

SI5018-X-GM

更新时间： 2024-11-21 13:13:31

品牌	Logo	应用领域
芯科 - SILICON		时钟
页数	文件大小	规格书
22页	213K
描述
Clock Recovery Circuit, 1-Func, 4 X 4 MM, ROHS COMPLIANT, MO-220VGGD-1, QFN-20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SI5018-X-GM 技术参数

生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN,	针数：	20
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.82	Is Samacsys：	N
应用程序：	ATM;SDH;SONET	JESD-30 代码：	S-XQCC-N20
JESD-609代码：	e4	长度：	4 mm
功能数量：	1	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
认证状态：	Not Qualified	座面最大高度：	0.9 mm
标称供电电压：	2.5 V	表面贴装：	YES
电信集成电路类型：	ATM/SONET/SDH CLOCK RECOVERY CIRCUIT	温度等级：	INDUSTRIAL
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
宽度：	4 mm	Base Number Matches：	1

SI5018-X-GM 数据手册

Si5018

SiPHY™ OC-48/STM-16 CLOCK AND DATA RECOVERY IC WITH FEC

Features

Complete high-speed, low-power, CDR solution includes the following:

! Supports OC-48 /STM-16 & FEC! Exceeds all SONET/SDH jitter

specifications

! Low power—270 mW

(typ OC-48)

! Jitter generation

3.0 mUI

(typ)

! Small footprint: 4x4 mm

rms

! Device powerdown

! Loss-of-lock indicator

! Single 2.5 V Supply

! DSPLL™ Eliminates external

Ordering Information:

loop filter components

! 3.3 V tolerant control inputs

See page 17.

Applications

Pin Assignments

Si5018

! SONET/SDH/ATM routers

! Add/drop multiplexers

! Optical transceiver modules

! SONET/SDH regenerators

! Board level serial links

! Digital cross connects

! SONET/SDH test equipment

description

20 19 18 17 16

REXT

VDD

The Si5018 is a fully-integrated low-power clock and data recovery (CDR)

IC designed for high-speed serial communication systems. It extracts

timing information and data from a serial input at OC-48/STM-16 data

rates. In addition, support for 2.7 Gbps data streams is also provided for

applications that employ forward error correction (FEC). DSPLL™

technology eliminates sensitive noise entry points thus making the PLL

less susceptible to board-level interaction and helping to ensure optimal

jitter performance.

PWRDN/CAL

VDD

GND

Pad

Connection

GND

DOUT+

DOUT–

VDD

REFCLK+

REFCLK–

The Si5018 represents a new standard in low jitter, low power, and small

size for high speed CDRs. It operates from a single 2.5 V supply over the

industrial temperature range (–40 to 85 °C).

Functional Block Diagram

LOL

DSPLL^TM

Phase-Locked

Loop

DIN +

DIN –

DOUT +

DOUT –

BUF

Retim er

PW RDN/CAL

CLKOUT +

CLKOUT –

Bias

REXT

REFCLKIN +

REFCLKIN –

Rev. 1.2 1/04

Si5018-DS12

12 3 4 5 6 7...22

中文翻译

下载PDF

与SI5018-X-GM相关器件

型号	品牌	获取价格	描述	数据表
SI-50191-F	BEL	获取价格	SI-50191-F
SI-50192	BEL	获取价格	SI-50192
SI-50193	BEL	获取价格	SI-50193
SI-50193-F	BEL	获取价格	SI-50193-F
SI-50194	BEL	获取价格	SI-50194
SI-50194-F	BEL	获取价格	SI-50194-F
SI-50195	BEL	获取价格	SI-50195
SI-50196	BEL	获取价格	SI-50196
SI-50196-F	BEL	获取价格	SI-50196-F
SI-50198	BEL	获取价格	SI-50198

与SI5018-X-GM相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

31
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

22
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

51
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

50

产品中心

服务支持

精选活动

关于我们

帮助中心

SI5018-X-GM

SI5018-X-GM 技术参数

SI5018-X-GM 数据手册

与SI5018-X-GM相关器件

与SI5018-X-GM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SI5018-X-GM

SI5018-X-GM 技术参数

SI5018-X-GM 数据手册

与SI5018-X-GM相关器件

与SI5018-X-GM相关文章

您还可以找

您在本页遇到什么问题？