5秒后页面跳转
捷配首页

Datasheet > S3024A
S3024A PDF预览

S3024A

更新时间： 2024-11-24 19:49:11
品牌 Logo 应用领域
罗彻斯特 - ROCHESTER ATM异步传输模式电信光电二极管电信集成电路
页数 文件大小 规格书
11页 95K
描述
Clock Recovery Circuit, 1-Func, PDSO20, TSSOP-20

阅读下载

中文翻译

获取价格

S3024A 技术参数

生命周期：Contact Manufacturer包装说明：TSSOP,
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.8JESD-30 代码：R-PDSO-G20
JESD-609代码：e0长度：6.5 mm
功能数量：1端子数量：20
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
座面最大高度：1.2 mm标称供电电压：3.3 V
表面贴装：YES电信集成电路类型：ATM/SONET/SDH CLOCK RECOVERY CIRCUIT
温度等级：INDUSTRIAL端子面层：TIN LEAD
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL宽度：4.4 mm
Base Number Matches：1

S3024A 数据手册

 浏览型号S3024A的Datasheet PDF文件第2页浏览型号S3024A的Datasheet PDF文件第3页浏览型号S3024A的Datasheet PDF文件第4页浏览型号S3024A的Datasheet PDF文件第5页浏览型号S3024A的Datasheet PDF文件第6页浏览型号S3024A的Datasheet PDF文件第7页 
Part Number S3024  
Revision G – June 5, 2002  
DEVICE SPECIFICATION  
S3024  
SONET/SDH/ATM Clock Recovery Unit  
FEATURES  
GENERAL DESCRIPTION  
•
Complies with Bellcore and ITU-T specifications  
for jitter tolerance, jitter transfer and jitter  
generation  
The function of the S3024 clock recovery unit is to  
derive high-speed timing signals for SONET/SDH-  
based equipment. The S3024 is implemented using  
AMCC's proven Phase Lock Loop (PLL) technology.  
•
•
On-chip high-frequency PLL with internal loop  
filter for clock recovery  
The S3024 receives either an OC-12/STM-4 or OC-3/  
STM-1 scrambled NRZ signal and recovers the clock  
from the data. The chip outputs a differential LVPECL  
bit clock and retimed data. Figure 1 shows a typical  
network application.  
Supports clock recovery for OC-12/STM-4  
(622.08 Mbps) or OC-3/STM-1 (155.52 Mbps)  
NRZ data  
19.44 MHz reference frequency  
Lock detect—monitors frequency  
264 mW typical power dissipation  
Low-jitter LVPECL interface  
•
•
•
•
•
The S3024 utilizes an on-chip PLL, which consists of a  
phase detector, a loop filter, and a Voltage Controlled  
Oscillator (VCO). The phase detector compares the  
phase relationship between the VCO output and the  
serial data input. A loop filter converts the phase  
detector output into a smooth DC voltage, and the DC  
voltage is input to the VCO, whose frequency is varied  
by this voltage. A block diagram is shown in Figure 2.  
Maintains downstream clock in absence of  
data inputs  
•
•
•
3.3 V supply  
Available in a 20-pin TSSOP package  
Active High LVPECL Signal Detect  
Figure 1. System Block Diagram  
8
8
S3024  
Transceiver  
Controller  
Fiber  
Optic  
Module  
Fiber  
Optic  
Module  
Transceiver  
S3033  
Controller  
S3033  
8
8
S3024  
1
1234567...11

中文翻译

下载PDF

与S3024A相关器件

型号 品牌 获取价格 描述 数据表
S3024-A AMCC

获取价格

 		CLOCK RECOVERY CIRCUIT, PDSO20, TSSOP-20
S3025 AMCC

获取价格

 		Clock Recovery Circuit, 1-Func, PQCC16, PLASTIC, LCC-16
S3025A AMCC

获取价格

 		CLOCK RECOVERY CIRCUIT, PDSO20, TSSOP, 20 PIN
S3025-A AMCC

获取价格

 		ATM/SONET/SDH Clock Recovery Circuit, 1-Func, Bipolar, PDSO20, TSSOP-20
S3026A AMCC

获取价格

 		Clock Recovery Circuit, 1-Func, Bipolar, PDSO20, TSSOP-20
S3026-A AMCC

获取价格

 		CLOCK RECOVERY CIRCUIT, PDSO20, TSSOP-20
S3026A1 AMCC

获取价格

 		Clock Recovery Circuit, 1-Func, Bipolar, PDSO20, TSSOP-20
S3026A-1 AMCC

获取价格

 		CLOCK RECOVERY CIRCUIT, PDSO20, TSSOP-20
S3027A AMCC

获取价格

 		Clock Recovery Circuit, 1-Func, Bipolar, PDSO20, TSSOP-20
S3027-A AMCC

获取价格

 		CLOCK RECOVERY CIRCUIT, PDSO20, TSSOP-20

与S3024A相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证