5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> PI90LV211LX
PI90LV211LX PDF预览

PI90LV211LX

更新时间： 2024-11-16 13:12:19
品牌 Logo 应用领域
百利通 - PERICOM 时钟
页数 文件大小 规格书
9页 186K
描述
Low Skew Clock Driver, 90LV Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 0.173 INCH, TSSOP-28

阅读下载

中文翻译

获取价格

PI90LV211LX 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SSOP
包装说明：TSSOP,针数：28
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.88
系列：90LV输入调节：DIFFERENTIAL MUX
JESD-30 代码：R-PDSO-G28长度：9.7 mm
逻辑集成电路类型：LOW SKEW CLOCK DRIVER功能数量：1
反相输出次数：端子数量：28
实输出次数：6最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：NOT SPECIFIED传播延迟（tpd）：3.4 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.1 ns
座面最大高度：1.2 mm标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：INDUSTRIAL
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：4.4 mmBase Number Matches：1

PI90LV211LX 数据手册

 浏览型号PI90LV211LX的Datasheet PDF文件第2页浏览型号PI90LV211LX的Datasheet PDF文件第3页浏览型号PI90LV211LX的Datasheet PDF文件第4页浏览型号PI90LV211LX的Datasheet PDF文件第5页浏览型号PI90LV211LX的Datasheet PDF文件第6页浏览型号PI90LV211LX的Datasheet PDF文件第7页 
PI90LV211/PI90LVT211  
1:6 Differential Clock Distribution Chip  
Description  
Features  
ThePI90LV211implementslowvoltagedifferentialsignaling(LVDS)  
to achieve clocking rates as high as 320 MHz with low skew. The  
PI90LV211isalowskew1:6fanoutdevicedesignedexplicitlyforlow  
skew clock distribution applications. The device features a multi-  
plexedclockinputtoallowforthedistributionofalowerspeedscan  
ortestclockwiththehigh-speedsystemclock.WhenLOW theSEL  
pin will select the differential clock input.  
Both a common enable and individual output enables are provided.  
WhenassertedthepositiveoutputwillgoLOWonthenextnegative  
transition of the CLK (or SCLK) input. The enable function is  
synchronoussothattheoutputswillonlybeenabled/disabledwhen  
they are already in the LOW state. This avoids any chance of  
generating a runt clock pulse when the device is enabled/disabled  
as can happen with an asynchronous control. The internal flip flop  
is clocked on the falling edge of the input clock, therefore all  
associated specification limits are referenced to the negative edge  
of the clock input.  
• MeetsorExceedsRequirementsofANSITIA/EIA-644-1995  
• Designed for Clocking Rates up to 320MHz  
• Operates from a single 3.3-V Supply  
• Low-VoltageDifferentialSignaling(LVDS)withOutput  
Voltagesof±350mVintoa100-ohmload  
• Choice between LVDS or TTL clock input  
• Synchronous Enable/Disable  
• Multiplexedclockinput  
– Internal 300 kohm pullup resistor on all control pins  
–CLKandCLKhave110-ohmtermination(PI90LVT211)  
• Common and individual Enable/Disable control  
• 50ps Output-to-Output Skew  
• ±24psPeriodJitter  
• Bus Pins are High Impedance when disabled or with V <1.5V  
CC  
• TTL Inputs are 5V Tolerant  
• Power Dissipation at 300 MHz  
• P190LV211 isfunctionallycompatiblewithMotorola’s  
(PECL)MC10E211/MC100E211  
• >12kVESDProtection  
Individual synchronous enable controls and multiplexed clock in-  
puts make this device ideal as the first level distribution unit in a  
distributiontree. Theindividualenablescouldbeusedtoallowforthe  
disabling of individual cards on a backplane in fault tolerant designs.  
• Packaging(Pb-free&Greenavailable):  
-28-pinTSSOP(L)  
-28-pin QSOP(Q)  
FunctionTable  
BlockDiagram&PinConfiguration  
CLK/CLK SCLK SEL ENx CEN CLK OUT (±)  
H/L  
X
X
H/L  
↓
L
H
X
H
L
L
H
L
L
L
L
H
CLK  
SCLK  
Z*  
VCC  
EN1  
1
2
28  
27  
VCC  
D
↓
CLK1OUT+  
26  
↓
↓
Z**  
CLK1OUT–  
3
4
Q
Q
GND  
EN2  
25  
24  
D
*
ENx disables individual banks  
CLK2OUT+  
CLK2OUT–  
5
6
1
SCLK  
CLK  
** CEN disables all six banks  
↓ = NegativetransitionofCLKorSCLK  
Z = High Impedance  
PI90LVT211  
Only  
110Ω  
23  
22  
D
D
CLK3OUT+  
CLK3OUT–  
7
0
CLK  
EN3  
8
9
Q
Q
21  
20  
CLK4OUT+  
CLK4OUT–  
SEL  
EN4  
10  
19  
18  
D
D
CLK5OUT+  
CLK5OUT–  
11  
12  
EN5  
EN6  
Q
Q
17  
16  
CLK6OUT+  
CLK6OUT–  
13  
14  
CEN  
GND  
15  
GND  
PS8535C  
10/04/04  
1
1234567...9

中文翻译

下载PDF

与PI90LV211LX相关器件

型号 品牌 获取价格 描述 数据表
PI90LV211Q PERICOM

获取价格

 		1:6 Differential Clock Distribution Chip
PI90LV211QE PERICOM

获取价格

 		1:6 Differential Clock Distribution Chip
PI90LV211QEX PERICOM

获取价格

 		Low Skew Clock Driver, 90LV Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 0.150
PI90LV211QX PERICOM

获取价格

 		Low Skew Clock Driver, 90LV Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 0.150
PI90LV3486 PERICOM

获取价格

 		LVDS High-Speed Differential Line Receivers
PI90LV3486L PERICOM

获取价格

 		LVDS High-Speed Differential Line Receivers
PI90LV3486LE PERICOM

获取价格

 		LVDS High-Speed Differential Line Receivers
PI90LV3486W PERICOM

获取价格

 		LVDS High-Speed Differential Line Receivers
PI90LV3486WE PERICOM

获取价格

 		LVDS High-Speed Differential Line Receivers
PI90LV3487 ETC

获取价格

 		LVDS | Quad LVDS Driver (Dual EN)

与PI90LV211LX相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证