Datasheet > 逻辑 > 时钟驱动器> PCS2I3805AG-20-AR

PCS2I3805AG-20-AR

更新时间： 2024-01-06 04:05:05

品牌	Logo	应用领域
PULSECORE		时钟驱动器
页数	文件大小	规格书
12页	232K
描述
3.3V CMOS Buffer Clock Driver

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PCS2I3805AG-20-AR 技术参数

生命周期：	Obsolete	包装说明：	0.300 INCH, GREEN, SOIC-20
Reach Compliance Code：	unknown	风险等级：	5.84
系列：	3805	输入调节：	DIFFERENTIAL LATCHED
JESD-30 代码：	R-PDSO-G20	长度：	12.8 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	20
实输出次数：	5	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
传播延迟（tpd）：	5.2 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.6 ns	座面最大高度：	2.65 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	宽度：	7.5 mm
Base Number Matches：	1

PCS2I3805AG-20-AR 数据手册

浏览型号PCS2I3805AG-20-AR的Datasheet PDF文件第2页

浏览型号PCS2I3805AG-20-AR的Datasheet PDF文件第3页

浏览型号PCS2I3805AG-20-AR的Datasheet PDF文件第4页

浏览型号PCS2I3805AG-20-AR的Datasheet PDF文件第5页

浏览型号PCS2I3805AG-20-AR的Datasheet PDF文件第6页

浏览型号PCS2I3805AG-20-AR的Datasheet PDF文件第7页

September 2006

rev 0.3

PCS2P3805A

3.3V CMOS Buffer Clock Driver

Functional Description

Features

•

Advanced CMOS Technology

The PCS2P3805A is a 3.3V, non-inverting clock driver built

using advanced CMOS technology. The device consists of

two banks of drivers, each with a 1:5 fanout and its own

output enable control. The device has a "heartbeat" monitor

for diagnostics and PLL driving. The MON output is

identical to all other outputs and complies with the output

specifications in this document. The PCS2P3805A offers

low capacitance inputs.

Guaranteed low skew < 500pS (max.)

Very low duty cycle distortion < 1.0nS (max)

Very low CMOS power levels

TTL compatible inputs and outputs

Inputs can be driven from 3.3V or 5V components

Two independent output banks with 3-state control

1:5 fanout per bank

"Heartbeat" monitor output

V_CC= 3.3V ± 0.3V

The PCS2P3805A is designed for high speed clock

distribution where signal quality and skew are critical. The

PCS2P3805A also allows single point-to-point transmission

line driving in applications such as address distribution,

where one signal must be distributed to multiple receivers

with low skew and high signal quality.

Available in SSOP, SOIC and QSOP Packages

Block Diagram

OE_A

IN_A

OA₁– OA₅

IN_B

OB₁– OB₅

MON

OE_B

PulseCore Semiconductor Corporation

1715 S. Bascom Ave Suite 200, Campbell, CA 95008 • Tel: 408-879-9077 • Fax: 408-879-9018

www.pulsecoresemi.com

Notice: The information in this document is subject to change without notice.

12 3 4 5 6 7...12

中文翻译

下载PDF

与PCS2I3805AG-20-AR相关器件

型号	品牌	获取价格	描述	数据表
PCS2I3805AG-20-AT	PULSECORE	获取价格	3.3V CMOS Buffer Clock Driver
PCS2I3805AG-20-DR	PULSECORE	获取价格	3.3V CMOS Buffer Clock Driver
PCS2I3805AG-20-DT	PULSECORE	获取价格	3.3V CMOS Buffer Clock Driver
PCS2I3805AG-20-SR	PULSECORE	获取价格	3.3V CMOS Buffer Clock Driver
PCS2I3805AG-20-ST	PULSECORE	获取价格	3.3V CMOS Buffer Clock Driver
PCS2I3805EG-20-AR	PULSECORE	获取价格	3.3V CMOS Dual 1-To-5 Clock Driver
PCS2I3805EG-20-AT	PULSECORE	获取价格	3.3V CMOS Dual 1-To-5 Clock Driver
PCS2I3805EG-20-DR	PULSECORE	获取价格	3.3V CMOS Dual 1-To-5 Clock Driver
PCS2I3805EG-20-DT	PULSECORE	获取价格	3.3V CMOS Dual 1-To-5 Clock Driver
PCS2I5T9050AF-28TR	PULSECORE	获取价格	2.5V Single Data Rate1:5 Clock Buffer Terabuffer

与PCS2I3805AG-20-AR相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

9

产品中心

服务支持

精选活动

关于我们

帮助中心

PCS2I3805AG-20-AR

PCS2I3805AG-20-AR 技术参数

PCS2I3805AG-20-AR 数据手册

与PCS2I3805AG-20-AR相关器件

与PCS2I3805AG-20-AR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PCS2I3805AG-20-AR

PCS2I3805AG-20-AR 技术参数

PCS2I3805AG-20-AR 数据手册

与PCS2I3805AG-20-AR相关器件

与PCS2I3805AG-20-AR相关文章

您还可以找

您在本页遇到什么问题？