5秒后页面跳转
P4C1024-35J3C PDF预览

P4C1024-35J3C

更新时间: 2024-02-14 00:32:32
品牌 Logo 应用领域
其他 - ETC 静态存储器
页数 文件大小 规格书
8页 87K
描述
x8 SRAM

P4C1024-35J3C 技术参数

是否无铅: 含铅是否Rohs认证: 不符合
生命周期:Active零件包装代码:SOJ
包装说明:SOJ, SOJ32,.34针数:32
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.32.00.41风险等级:5.19
最长访问时间:35 nsI/O 类型:COMMON
JESD-30 代码:R-PDSO-J32JESD-609代码:e0
长度:20.955 mm内存密度:1048576 bit
内存集成电路类型:STANDARD SRAM内存宽度:8
功能数量:1端子数量:32
字数:131072 words字数代码:128000
工作模式:ASYNCHRONOUS最高工作温度:85 °C
最低工作温度:-40 °C组织:128KX8
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:SOJ封装等效代码:SOJ32,.34
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
并行/串行:PARALLEL峰值回流温度(摄氏度):NOT SPECIFIED
电源:5 V认证状态:Not Qualified
座面最大高度:3.7592 mm最大待机电流:0.02 A
最小待机电流:4.5 V子类别:SRAMs
最大压摆率:0.16 mA最大供电电压 (Vsup):5.5 V
最小供电电压 (Vsup):4.5 V标称供电电压 (Vsup):5 V
表面贴装:YES技术:CMOS
温度等级:INDUSTRIAL端子面层:TIN LEAD
端子形式:J BEND端子节距:1.27 mm
端子位置:DUAL处于峰值回流温度下的最长时间:NOT SPECIFIED
宽度:8.56 mmBase Number Matches:1

P4C1024-35J3C 数据手册

 浏览型号P4C1024-35J3C的Datasheet PDF文件第2页浏览型号P4C1024-35J3C的Datasheet PDF文件第3页浏览型号P4C1024-35J3C的Datasheet PDF文件第4页浏览型号P4C1024-35J3C的Datasheet PDF文件第6页浏览型号P4C1024-35J3C的Datasheet PDF文件第7页浏览型号P4C1024-35J3C的Datasheet PDF文件第8页 
P4C1024  
AC CHARACTERISTICS - WRITE CYCLE  
(Over Recommended Operating Temperature & Supply Voltage)  
-15  
-17  
-20  
-25  
-35  
-45  
Symbol  
Parameter  
Unit  
Max  
Max  
Min  
15  
Min  
Min Max  
Max Min Max  
Min Max Min  
Write Cycle Time  
17  
13  
20  
15  
25  
18  
35  
22  
45  
ns  
ns  
tWC  
tCW  
Chip Enable Time 12  
to End of Write  
30  
35  
Address Valid to  
End of Write  
12  
13  
15  
20  
25  
ns  
tAW  
tAS  
tWP  
tAH  
Address Set-up  
Time  
0
0
0
0
0
0
ns  
ns  
12  
15  
Write Pulse Width 12  
18  
22  
25  
0
7
0
Address Hold Time  
0
7
0
0
8
0
10  
0
0
15  
0
0
20  
0
ns  
ns  
Data Valid to End  
of Write  
tDW  
Data Hold Time  
0
ns  
ns  
tDH  
tWZ  
15  
Write Enable to  
Output in High Z  
8
8
10  
11  
18  
tOW  
Output Active from  
End of Write  
3
3
3
3
3
3
ns  
WRITE CYCLE NO. 1 (WE CONTROLLED)(6)  
(9)  
t
WC  
ADDRESS  
t
CW  
CE1  
CE2  
t
AW  
t
t
t
WP  
AH  
DH  
WE  
t
t
AS  
DW  
DATA IN  
DATA VALID  
(4,7)  
(4)  
WZ  
t
t
OW  
(7)  
DATA OUT  
DATA UNDEFINED  
HIGH IMPEDANCE  
Notes:  
6. CE1 and WE are LOW and CE2 is HIGH for WRITE cycle.  
7. OE is LOW for this WRITE cycle to show twz and tow.  
8. If CE1 goes HIGH or CE2 goes LOW simultaneously with WE HIGH, the output remains in a high impedance state.  
9. Write Cycle Time is measured from the last valid address to the first transitioning address.  
145  

与P4C1024-35J3C相关器件

型号 品牌 描述 获取价格 数据表
P4C1024-35J3I ETC x8 SRAM

获取价格

P4C1024-35J4C ETC x8 SRAM

获取价格

P4C1024-35J4I PYRAMID Standard SRAM, 128KX8, 35ns, CMOS, PDSO32, 0.400 INCH, PLASTIC, SOJ-32

获取价格

P4C1024-35L32M PYRAMID Standard SRAM, 128KX8, 35ns, CMOS, CQCC32, 0.450 X 0.550 INCH, HERMETIC SEALED, LCC-32

获取价格

P4C1024-35LM PYRAMID Standard SRAM, 128KX8, 35ns, CMOS, 0.450 X 0.550 INCH, LCC-32

获取价格

P4C1024-35P3C ETC x8 SRAM

获取价格