Datasheet > MT9040

MT9040

更新时间： 2024-01-01 21:51:01

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		/
页数	文件大小	规格书
27页	410K
描述
T1/E1 Synchronizer

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MT9040 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SSOP
包装说明：	SSOP, SSOP48,.4	针数：	48
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.84	JESD-30 代码：	R-PDSO-G48
端子数量：	48	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装等效代码：	SSOP48,.4
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
电源：	3.3 V	认证状态：	Not Qualified
子类别：	Other Telecom ICs	最大压摆率：	50 mA
标称供电电压：	3.3 V	表面贴装：	YES
电信集成电路类型：	TELECOM CIRCUIT	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL

MT9040 数据手册

MT9040

Data Sheet

Pin Description (continued)

Pin #

Name

Description

Test Serial Data In (Input). JTAG serial test instructions and data are shifted in on this pin.

TDI

This pin is internally pulled up to V_DD

TRST Test Reset (Input). Asynchronously initializes the JTAG TAP controller by putting it in the

Test-Logic-Reset state. If not used, this pin should be held low.

TCK

Test Clock (Input). Provides the clock to the JTAG test logic.

TMS Test Mode Select (Input). JTAG signal that controls the state transitions of the TAP controller.

Functional Description

The MT9040 is a T1/E1 Trunk Synchronizer, providing timing (clock) and synchronization (frame) signals to

interface circuits for T1 and E1 Primary Rate Digital Transmission links. Figure 1 is a functional block diagram which

is described in the following sections.

Frequency Select MUX Circuit

The MT9040 operates on the falling edge of the reference. It operates with one of four possible input reference

frequencies (8kHz, 1.544MHz, 2.048MHz or 19.44MHz). The frequency select inputs (FS1 and FS2) determine

which of the four frequencies may be used at the reference input. A reset (RST) must be performed after every

frequency select input change. See Table 1.

FS2

FS1

Input Frequency

19.44MHz

8kHz

1.544MHz

2.048MHz

Table 1 - Input Frequency Selection

Digital Phase Lock Loop (DPLL)

As shown in Figure 3, the DPLL of the MT9040 consists of a Phase Detector, Loop Filter, Digitally Controlled

Oscillator and a Control Circuit.

Phase Detector - the Phase Detector compares the reference signal with the feedback signal from the Frequency

Select MUX circuit, and provides an error signal corresponding to the phase difference between the two. This error

signal is passed to the Loop Filter. The Frequency Select MUX allows the proper feedback signal to be externally

selected (e.g., 8kHz, 1.544MHz, 2.048MHz or 19.44MHz).

Zarlink Semiconductor Inc.

1 2 345 6 7...27

中文翻译

下载PDF

与MT9040相关器件

型号	品牌	获取价格	描述	数据表
MT90401	ZARLINK	获取价格	SONET/SDH System Synchronizer
MT90401AB	ZARLINK	获取价格	SONET/SDH System Synchronizer
MT90401AB1	ZARLINK	获取价格	SONET/SDH System Synchronizer
MT9040AN	ZARLINK	获取价格	T1/E1 Synchronizer
MT9040AN	XILINX	获取价格	SPECIALTY TELECOM CIRCUIT, PDSO48, 0.300 INCH, MO-118AA, SSOP-48
MT9040AN1	XILINX	获取价格	SPECIALTY TELECOM CIRCUIT, PDSO48, 0.300 INCH, LEAD FREE, MO-118AA, SSOP-48
MT9040ANR	XILINX	获取价格	SPECIALTY TELECOM CIRCUIT, PDSO48, 0.300 INCH, MO-118AA, SSOP-48
MT9040ANR1	XILINX	获取价格	SPECIALTY TELECOM CIRCUIT, PDSO48, 0.300 INCH, LEAD FREE, MO-118AA, SSOP-48
MT9041	MITEL	获取价格	Multiple Output Trunk PLL
MT9041AP	MITEL	获取价格	Multiple Output Trunk PLL

与MT9040相关文章

BSS123LT1资料解读：电气参数及替代型号推荐
2024-06-21

6
LTC1151C双通道±15V零漂移运算放大器全面解读
2024-06-21

9
CNX36手册解读：产品特性、应用及封装引脚详解
2024-06-21

6
PS9552资料解读：引脚信息、电气参数
2024-06-21

5

产品中心

服务支持

精选活动

关于我们

帮助中心

MT9040

MT9040 技术参数

MT9040 数据手册

与MT9040相关器件

与MT9040相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MT9040

MT9040 技术参数

MT9040 数据手册

与MT9040相关器件

与MT9040相关文章

您还可以找

您在本页遇到什么问题？