Datasheet > MT58L32L32FT-8.5

MT58L32L32FT-8.5

更新时间： 2024-11-07 21:02:51

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		静态存储器
页数	文件大小	规格书
17页	309K
描述
Cache SRAM, 32KX32, 8.5ns, CMOS, PQFP100, PLASTIC, MS-026BHA, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MT58L32L32FT-8.5 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	LQFP,
针数：	100	Reach Compliance Code：	unknown
ECCN代码：	3A991.B.2.B	HTS代码：	8542.32.00.41
风险等级：	5.48	最长访问时间：	8.5 ns
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e0
长度：	20 mm	内存密度：	1048576 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	32
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	32768 words
字数代码：	32000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32KX32	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	认证状态：	Not Qualified
座面最大高度：	1.6 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	TIN LEAD (800)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

MT58L32L32FT-8.5 数据手册

1Mb: 64K x 18, 32K x 32/36

3.3V I/O, FLOW-THROUGH SYNCBURST SRAM

MT58L64L18F, MT58L32L32F,

MT58L32L36F

1Mb SYNCBURST^™

SRAM

3.3V VDD, 3.3V I/O, Flow-Through

FEATURES

• Fast clock and OE# access times

100-Pin TQFP*

• Single +3.3V +0.3V/-0.165V power supply (V^DD)

• Separate +3.3V +0.3V/-0.165V isolated output buffer

supply (VDDQ)

• SNOOZE MODE for reduced-power standby

• Common data inputs and data outputs

• Individual BYTE WRITE control and GLOBAL WRITE

• Three chip enables for simple depth expansion and

address pipelining

• Clock-controlled and registered addresses, data I/Os

and control signals

• Internally self-timed WRITE cycle

• Burst control pin (interleaved or linear burst)

• Automatic power-down for portable applications

• 100-lead TQFP package for high density, high speed

• Low capacitive bus loading

*JEDEC-standard MS-026 BHA (LQFP).

• x18, x32 and x36 versions available

OPTIONS

MARKING

(CLK). The synchronous inputs include all addresses, all

data inputs, active LOW chip enable (CE#), two additional

chip enables for easy depth expansion (CE2, CE2#), burst

controlinputs(ADSC#, ADSP#, ADV#), bytewriteenables

(BWx#) and global write (GW#).

Asynchronous inputs include the output enable (OE#),

snooze enable (ZZ) and clock (CLK). There is also a burst

mode pin (MODE) that selects between interleaved and

linear burst modes. The data-out (Q), enabled by OE#, is

also asynchronous. WRITE cycles can be from one to two

bytes wide (x18) or from one to four bytes wide (x32/x36),

as controlled by the write control inputs.

Burstoperationcanbeinitiatedwitheitheraddressstatus

processor (ADSP#) or address status controller (ADSC#)

input pins. Subsequent burst addresses can be internally

generated as controlled by the burst advance pin (ADV#).

Address and write control are registered on-chip to

simplifyWRITEcycles.Thisallowsself-timedWRITEcycles.

Individualbyteenablesallowindividualbytestobewritten.

During WRITE cycles on the x18 device, BWa# controls

DQa pins and DQPa; BWb# controls DQb pins and DQPb.

During WRITE cycles on the x32 and x36 devices, BWa#

controls DQa pins and DQPa; BWb# controls DQb pins and

DQPb; BWc# controls DQc pins and DQPc; BWd# controls

DQd pins and DQPd. GW# LOW causes all bytes to be

written. Parity bits are only available on the x18 and x36

versions.

• Timing (Access/Cycle/MHz)

7.5ns/8.8ns/113 MHz

8.5ns/10ns/100 MHz

10ns/15ns/66 MHz

-7.5

-8.5

-10

• Configurations

64K x 18

MT58L64L18F

MT58L32L32F

MT58L32L36F

32K x 32

32K x 36

• Package

100-pin TQFP

• Operating Temperature Range

Commercial (0°C to +70°C)

Industrial (-40°C to +85°C)

None

• Part Number Example: MT58L32L36FT-10 IT

GENERAL DESCRIPTION

The Micron SyncBurst SRAM family employs high-

speed, low-power CMOS designs that are fabricated using

an advanced CMOS process.

The MT58L64L18F and MT58L32L32/36F 1Mb SRAMs

integrate a 64K x 18, 32K x 32, or 32K x 36 SRAM core with

advanced synchronous peripheral circuitry and a 2-bit

burstcounter.Allsynchronousinputspassthroughregisters

controlled by a positive-edge-triggered single clock input

™

1Mb: 64K x 18, 32K x 32/36 3.3V I/O, Flow-Through SyncBurst SRAM

MT58L64L18F.p65 – Rev. 9/99

Micron Technology, Inc., reserves the right to change products or specifications without notice.

1999, Micron Technology, Inc.

All registered and unregistered trademarks are the sole property of their respective companies.

12 3 4 5 6 7...17

中文翻译

下载PDF

与MT58L32L32FT-8.5相关器件

型号	品牌	获取价格	描述	数据表
MT58L32L32PT-10	CYPRESS	获取价格	Cache SRAM, 32KX32, 5ns, CMOS, PQFP100, PLASTIC, TQFP-100
MT58L32L32PT-10T	CYPRESS	获取价格	Standard SRAM, 32KX32, 5ns, CMOS, PQFP100, PLASTIC, MS-026, TQFP-100
MT58L32L32PT-6	CYPRESS	获取价格	Cache SRAM, 32KX32, 3.5ns, CMOS, PQFP100, PLASTIC, TQFP-100
MT58L32L32PT-7.5	CYPRESS	获取价格	Cache SRAM, 32KX32, 4.2ns, CMOS, PQFP100, PLASTIC, TQFP-100
MT58L32L32PT-7.5T	CYPRESS	获取价格	Cache SRAM, 32KX32, 4.2ns, CMOS, PQFP100, PLASTIC, MS-026, TQFP-100
MT58L32L36DT-10	CYPRESS	获取价格	Cache SRAM, 32KX36, 5ns, CMOS, PQFP100, PLASTIC, TQFP-100
MT58L32L36DT-7.5	CYPRESS	获取价格	Cache SRAM, 32KX36, 4.2ns, CMOS, PQFP100, PLASTIC, TQFP-100
MT58L32L36FT-10	CYPRESS	获取价格	Cache SRAM, 32KX36, 10ns, CMOS, PQFP100, PLASTIC, MS-026BHA, TQFP-100
MT58L32L36FT-10IT	CYPRESS	获取价格	Cache SRAM, 32KX36, 10ns, CMOS, PQFP100, PLASTIC, MS-026BHA, TQFP-100
MT58L32L36FT-8.5	CYPRESS	获取价格	Cache SRAM, 32KX36, 8.5ns, CMOS, PQFP100, PLASTIC, MS-026BHA, TQFP-100

与MT58L32L32FT-8.5相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

13
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

34

产品中心

服务支持

精选活动

关于我们

帮助中心

MT58L32L32FT-8.5

MT58L32L32FT-8.5 技术参数

MT58L32L32FT-8.5 数据手册

与MT58L32L32FT-8.5相关器件

与MT58L32L32FT-8.5相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MT58L32L32FT-8.5

MT58L32L32FT-8.5 技术参数

MT58L32L32FT-8.5 数据手册

与MT58L32L32FT-8.5相关器件

与MT58L32L32FT-8.5相关文章

您还可以找

您在本页遇到什么问题？