Datasheet > MPC9993FA

MPC9993FA

更新时间： 2024-11-11 04:14:47

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		时钟驱动器开关分布式控制系统 DCS
页数	文件大小	规格书
8页	102K
描述
INTELLIGENT DYNAMIC CLOCK SWITCH (IDCS)PLL CLOCK DRIVER

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MPC9993FA 技术参数

是否Rohs认证：	不符合	生命周期：	Transferred
包装说明：	PLASTIC, LQFP-32	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.77
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	S-PQFP-G32
长度：	7 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
功能数量：	1	反相输出次数：
端子数量：	32	实输出次数：	5
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.08 ns
座面最大高度：	1.6 mm	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	宽度：	7 mm
最小 fmax：	100 MHz	Base Number Matches：	1

MPC9993FA 数据手册

Order Number: MPC9993/D

Rev 1, 04/2003

SEMICONDUCTOR TECHNICAL DATA

The MPC9993 is a PLL clock driver designed specifically for redundant

clock tree designs. The device receives two differential LVPECL clock

signals from which it generates 5 new differential LVPECL clock outputs.

Two of the output pairs regenerate the input signals frequency and phase

while the other three pairs generate 2x, phase aligned clock outputs.

Features:

• Fully Integrated PLL

FA SUFFIX

32–LEAD LQFP PACKAGE

CASE 873A

• Intelligent Dynamic Clock Switch

• LVPECL Clock Outputs

• LVCMOS Control I/O

• 3.3V Operation

• 32–Lead LQFP Packaging

Functional Description

The MPC9993 Intelligent Dynamic Clock Switch (IDCS) circuit continuously monitors both input CLK signals. Upon detection

of a failure (CLK stuck HIGH or LOW for at least 1 period), the INP_BAD for that CLK will be latched (H). If that CLK is the primary

clock, the IDCS will switch to the good secondary clock and phase/frequency alignment will occur with minimal output phase

disturbance. The typical phase bump caused by a failed clock is eliminated. (See Application Information section).

PLL_En

Clk_Selected

Inp1bad

Dynamic Switch

Inp0bad

Logic

Man_Override

Qb0

Alarm_Reset

Qb1

Sel_Clk

CLK0

CLK1

Qb2

÷8

÷16

PLL

Qa0

Ext_FB

800 – 1600 MHz

Qa1

Figure 1. Block Diagram

Motorola, Inc. 2003

12 3 4 5 6 7 8

中文翻译

下载PDF

与MPC9993FA相关器件

型号	品牌	获取价格	描述	数据表
MPC9993FAR2	NXP	获取价格	IC,1:5 OUTPUT, DIFFERENTIAL,CMOS,QFP,32PIN,PLASTIC
MPC9993FAR2	MOTOROLA	获取价格	PLL BASED CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, PLASTIC, LQFP-32
MPC99J93	MOTOROLA	获取价格	Intelligent Dynamic Clock Switch (IDCS) PLL Clock Driver
MPC99J93ACR2	NXP	获取价格	99J SERIES, PLL BASED CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, LQFP-3
MPC99J93FA	MOTOROLA	获取价格	PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, PLASTIC, LQFP-32
MPC99J93FA	NXP	获取价格	PLL BASED CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, PLASTIC, LQFP-32
MPC99J93FA	IDT	获取价格	PLL Based Clock Driver, 99J Series, 5 True Output(s), 0 Inverted Output(s), PQFP32, LQFP-3
MPC99J93FAR2	NXP	获取价格	PLL BASED CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, PLASTIC, LQFP-32
MPC99J93FAR2	MOTOROLA	获取价格	PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, PLASTIC, LQFP-32
MPCC-2-16-2-L-44-04.53-S	SAMTEC	获取价格	Board Connector, 20 Contact(s), 4 Row(s), Female, Crimp Terminal,

与MPC9993FA相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

MPC9993FA

MPC9993FA 技术参数

MPC9993FA 数据手册

与MPC9993FA相关器件

与MPC9993FA相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MPC9993FA

MPC9993FA 技术参数

MPC9993FA 数据手册

与MPC9993FA相关器件

与MPC9993FA相关文章

您还可以找

您在本页遇到什么问题？