Datasheet > MPC8306CVMAFDCA

MPC8306CVMAFDCA

更新时间： 2024-01-10 17:58:33

品牌	Logo	应用领域
恩智浦 - NXP		时钟双倍数据速率外围集成电路
页数	文件大小	规格书
75页	781K
描述
PowerQUICC, Power Arch SoC, 333MHz, DDR2, HDLC, TDM, Enet, USB, CAN, -40 to 105C, Rev 1.1

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

MPC8306CVMAFDCA 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	BGA
包装说明：	19 MM X 19 MM, 0.80 MM PITCH, LEAD FREE, PLASTIC, MAPBGA-369	针数：	369
Reach Compliance Code：	compliant	ECCN代码：	3A991.A.2
HTS代码：	8542.31.00.01	风险等级：	5.33
地址总线宽度：		位大小：	32
边界扫描：	YES	最大时钟频率：	66.67 MHz
外部数据总线宽度：		格式：	FLOATING POINT
集成缓存：	YES	JESD-30 代码：	S-PBGA-B369
JESD-609代码：	e2	长度：	19 mm
低功率模式：	YES	湿度敏感等级：	3
端子数量：	369	最高工作温度：	105 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	LFBGA	封装形状：	SQUARE
封装形式：	GRID ARRAY, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	260
座面最大高度：	1.61 mm	速度：	333 MHz
标称供电电压：	1 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子面层：	TIN COPPER/TIN SILVER	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	40	宽度：	19 mm
uPs/uCs/外围集成电路类型：	MICROPROCESSOR, RISC	Base Number Matches：	1

MPC8306CVMAFDCA 数据手册

Document Number:MPC8306EC

Rev. 3,12/2014

Freescale Semiconductor

Technical Data

MPC8306

PowerQUICC II Pro Integrated

Communications Processor

Family Hardware Specifications

Contents

This document provides an overview of the MPC8306

1. Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

PowerQUICC II Pro processor features. The MPC8306 is a

cost-effective, highly integrated communications processor

that addresses the requirements of several networking

applications, including residential gateways,

modem/routers, industrial control, and test and measurement

applications. The MPC8306 extends current PowerQUICC

offerings, adding higher CPU performance, additional

functionality, and faster interfaces, while addressing the

requirements related to time-to-market, price, power

consumption, and board real estate. This document describes

the electrical characteristics of MPC8306.

2. Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . 7

3. Power Characteristics . . . . . . . . . . . . . . . . . . . . . . . . 10

4. Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 11

5. RESET Initialization . . . . . . . . . . . . . . . . . . . . . . . . . 12

6. DDR2 SDRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

7. Local Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

8. Ethernet and MII Management . . . . . . . . . . . . . . . . . 21

9. TDM/SI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

10. HDLC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

11. USB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

12. DUART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

13. eSDHC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

14. FlexCAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

15. I²C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

16. Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

17. GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

18. IPIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

19. SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

20. JTAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

21. Package and Pin Listings . . . . . . . . . . . . . . . . . . . . . 49

22. Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

23. Thermal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

24. System Design Information . . . . . . . . . . . . . . . . . . . 69

25. Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . 72

26. Document Revision History . . . . . . . . . . . . . . . . . . . 74

To locate published errata or updates for this document, refer

to the MPC8306 product summary page on our website

listed on the back cover of this document or contact your

local Freescale sales office.

12 3 4 5 6 7...75

中文翻译

下载PDF

MPC8306CVMAFDCA 替代型号

型号	品牌	替代类型	描述	数据表
MPC8306SCVMACDCA	NXP	完全替代	PowerQUICC, Power Arch SoC, 200MHz, DDR2, HDLC, TDM, Enet, USB, -40 to 105C, Rev 1.1
MPC8306SVMADDCA	NXP	类似代替	PowerQUICC, Power Arch SoC, 266MHz, DDR2, HDLC, TDM, Enet, USB, 0 to 105C, Rev 1.1

与MPC8306CVMAFDCA相关器件

型号	品牌	获取价格	描述	数据表
MPC8306EC	FREESCALE	获取价格	PowerQUICC II Pro Integrated Communications Processor Family Hardware Specifications
MPC8306S	FREESCALE	获取价格	PowerQUICC II Pro Processor
MPC8306SCVMABDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 133MHz, DDR2, HDLC, TDM, Enet, USB, -40 to 105C, Rev 1.1
MPC8306SCVMACDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 200MHz, DDR2, HDLC, TDM, Enet, USB, -40 to 105C, Rev 1.1
MPC8306SCVMADDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 266MHz, DDR2, HDLC, TDM, Enet, USB, -40 to 105C, Rev 1.1
MPC8306SCVMAFDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 333MHz, DDR2, HDLC, TDM, Enet, USB, -40 to 105C, Rev 1.1
MPC8306SEC	FREESCALE	获取价格	PowerQUICC II Pro Integrated Communications Processor Family Hardware Specifications
MPC8306SVMABDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 133MHz, DDR2, HDLC, TDM, Enet, USB, 0 to 105C, Rev 1.1
MPC8306SVMACDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 200MHz, DDR2, HDLC, TDM, Enet, USB, 0 to 105C, Rev 1.1
MPC8306SVMADDCA	NXP	获取价格	PowerQUICC, Power Arch SoC, 266MHz, DDR2, HDLC, TDM, Enet, USB, 0 to 105C, Rev 1.1

产品中心

服务支持

精选活动

关于我们

帮助中心

MPC8306CVMAFDCA

MPC8306CVMAFDCA 技术参数

MPC8306CVMAFDCA 数据手册

MPC8306CVMAFDCA 替代型号

与MPC8306CVMAFDCA相关器件

与MPC8306CVMAFDCA相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MPC8306CVMAFDCA

MPC8306CVMAFDCA 技术参数

MPC8306CVMAFDCA 数据手册

MPC8306CVMAFDCA 替代型号

与MPC8306CVMAFDCA相关器件

与MPC8306CVMAFDCA相关文章

您还可以找

您在本页遇到什么问题？