Datasheet > MM74HC74N

MM74HC74N

更新时间： 2024-11-16 20:19:59

品牌	Logo	应用领域
德州仪器 - TI		光电二极管输出元件逻辑集成电路触发器
页数	文件大小	规格书
4页	119K
描述
HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, DIP-14

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MM74HC74N 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP14,.3	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.08
系列：	HC/UH	JESD-30 代码：	R-PDIP-T14
JESD-609代码：	e0	长度：	19.18 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
湿度敏感等级：	1	位数：	1
功能数量：	2	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP14,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2/6 V
传播延迟（tpd）：	44 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	7.62 mm	最小 fmax：	21 MHz
Base Number Matches：	1

MM74HC74N 数据手册

January 1988

MM54HC74A/MM74HC74A

Dual D Flip-Flop with Preset and Clear

General Description

The MM54HC74A/MM74HC74A utilizes advanced silicon-

gate CMOS technology to achieve operating speeds similar

to the equivalent LS-TTL part. It possesses the high noise

immunity and low power consumption of standard CMOS

integrated circuits, along with the ability to drive 10 LS-TTL

loads.

The 54HC/74HC logic family is functionally and pinout com-

patible with the standard 54LS/74LS logic family. All inputs

are protected from damage due to static discharge by inter-

nal diode clamps to V

and ground.

Features

This flip-flop has independent data, preset, clear, and clock

inputs and Q and Q outputs. The logic level present at the

data input is transferred to the output during the positive-go-

ing transition of the clock pulse. Preset and clear are inde-

pendent of the clock and accomplished by a low level at the

appropriate input.

Typical propagation delay: 20 ns

Wide power supply range: 2–6V

Low quiescent current: 40 mA maximum (74HC Series)

Low input current: 1 mA maximum

Fanout of 10 LS-TTL loads

Connection and Logic Diagrams

Truth Table

Dual-In-Line Package

Inputs

Outputs

CLR

CLK

Note: Q0 the level of Q before the indicated input condi-

tions were established.

* This configuration is nonstable; that is, it will not persist

when preset and clear inputs return to their inactive (high)

level.

TL/F/5106–1

Order Number MM54HC74A or MM74HC74A

TL/F/5106–2

1995 National Semiconductor Corporation

TL/F/5106

RRD-B30M105/Printed in U. S. A.

12 3 4

中文翻译

下载PDF

与MM74HC74N相关器件

型号	品牌	获取价格	描述	数据表
MM74HC74N/A+	TI	获取价格	IC,FLIP-FLOP,DUAL,D TYPE,HC-CMOS,DIP,14PIN,PLASTIC
MM74HC74N/B+	ETC	获取价格	Dual D-Type Flip-Flop
MM74HC75	NSC	获取价格	4-Bit Bistable Latch with Q and Q Output
MM74HC75J	NSC	获取价格	4-Bit Bistable Latch with Q and Q Output
MM74HC75J	TI	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, CDIP16, DIP-16
MM74HC75J/A+	TI	获取价格	IC,LATCH,DUAL,2-BIT,HC-CMOS,DIP,16PIN,CERAMIC
MM74HC75M	ROCHESTER	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDSO16, PLASTIC, SO
MM74HC75MX	TI	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDSO16, PLASTIC, SO
MM74HC75N	ROCHESTER	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDIP16, DIP-16
MM74HC75N	FAIRCHILD	获取价格	D Latch, 2-Func, 2-Bit, CMOS, PDIP16,

与MM74HC74N相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

14
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

MM74HC74N

MM74HC74N 技术参数

MM74HC74N 数据手册

与MM74HC74N相关器件

与MM74HC74N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MM74HC74N

MM74HC74N 技术参数

MM74HC74N 数据手册

与MM74HC74N相关器件

与MM74HC74N相关文章

您还可以找

您在本页遇到什么问题？