MM74HC75J

更新时间： 2024-11-15 23:02:43

品牌	Logo	应用领域
美国国家半导体 - NSC		触发器锁存器逻辑集成电路
页数	文件大小	规格书
4页	144K
描述
4-Bit Bistable Latch with Q and Q Output

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MM74HC75J 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP16,.3	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.78
Is Samacsys：	N	系列：	HC/UH
JESD-30 代码：	R-GDIP-T16	JESD-609代码：	e0
长度：	19.43 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D LATCH	最大I（ol）：	0.004 A
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	2/6 V	Prop。Delay @ Nom-Sup：	32 ns
传播延迟（tpd）：	36 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	HIGH LEVEL
宽度：	7.62 mm	Base Number Matches：	1

MM74HC75J 数据手册

January 1988

MM54HC75/MM74HC75

4-Bit Bistable Latch with Q and Q Output

General Description

This 4-bit latch utilizes advanced silicon-gate CMOS tech-

nology to achieve the high noise immunity and low power

consumption normally associated with standard CMOS inte-

grated circuits. These devices can drive 10 LS-TTL loads.

The 54HC/74HC logic family is functionally as well as pin-

out compatible with the standard 54LS/74LS logic family.

All inputs are protected from damage due to static dis-

charge by internal diode clamps to V

and ground.

This latch is ideally suited for use as temporary storage for

binary information processing, input/output, and indicator

units. Information present at the data (D) input is transferred

to the Q output when the enable (G) is high. The Q output

will follow the data input as long as the enable remains high.

When the enable goes low, the information that was present

at the data input at the time the transition occurred is re-

tained at the Q output until the enable is permitted to go

high again.

Features

Typical operating frequency: 50 MHz

Typical propagation delay: 12 ns

Wide operating supply voltage range: 2–6V

Low input current: 1 mA maximum

Low quiescent supply current: 80 mA maximum

(74HC Series)

Fanout of 10 LS-TTL loads

Connection and Logic Diagrams

Truth Table

Dual-In-Line Package

Inputs

Outputs

High Level: L Low Level

Don’t Care

The level of Q before the transition of G

TL/F/5303–1

Order Number MM54HC75 or MM74HC75

(1 of 4 latches)

TL/F/5303–2

1995 National Semiconductor Corporation

TL/F/5303

RRD-B30M105/Printed in U. S. A.

12 3 4

中文翻译

下载PDF

与MM74HC75J相关器件

型号	品牌	获取价格	描述	数据表
MM74HC75J/A+	TI	获取价格	IC,LATCH,DUAL,2-BIT,HC-CMOS,DIP,16PIN,CERAMIC
MM74HC75M	ROCHESTER	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDSO16, PLASTIC, SO
MM74HC75MX	TI	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDSO16, PLASTIC, SO
MM74HC75N	ROCHESTER	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDIP16, DIP-16
MM74HC75N	FAIRCHILD	获取价格	D Latch, 2-Func, 2-Bit, CMOS, PDIP16,
MM74HC75N	TI	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDIP16, DIP-16
MM74HC75N/A+	TI	获取价格	IC,LATCH,DUAL,2-BIT,HC-CMOS,DIP,16PIN,PLASTIC
MM74HC76	NSC	获取价格	Dual J-K Flip-Flops with Preset and Clear
MM74HC76J	NSC	获取价格	Dual J-K Flip-Flops with Preset and Clear
MM74HC76J/A+	TI	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,HC-CMOS,DIP,16PIN,CERAMIC

与MM74HC75J相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

14
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

MM74HC75J

MM74HC75J 技术参数

MM74HC75J 数据手册

与MM74HC75J相关器件

与MM74HC75J相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MM74HC75J

MM74HC75J 技术参数

MM74HC75J 数据手册

与MM74HC75J相关器件

与MM74HC75J相关文章

您还可以找

您在本页遇到什么问题？