5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> MC74HCT74ADR2G
MC74HCT74ADR2G PDF预览

MC74HCT74ADR2G

更新时间： 2024-11-23 05:09:55
品牌 Logo 应用领域
安森美 - ONSEMI 触发器锁存器逻辑集成电路光电二极管PC
页数 文件大小 规格书
6页 135K
描述
Dual D Flip−Flop with Set and Reset with LSTTL Compatible Inputs

阅读下载

中文翻译

获取价格

MC74HCT74ADR2G 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：SOIC
包装说明：LEAD FREE, SOIC-14针数：14
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：0.52Samacsys Confidence：3
Samacsys Status：ReleasedSamacsys PartID：411725
Samacsys Pin Count：14Samacsys Part Category：Integrated Circuit
Samacsys Package Category：Small Outline PackagesSamacsys Footprint Name：MC74HCT74ADR2G
Samacsys Released Date：2019-02-23 04:48:18Is Samacsys：N
系列：HCTJESD-30 代码：R-PDSO-G14
JESD-609代码：e3长度：8.65 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：20000000 Hz最大I（ol）：0.004 A
湿度敏感等级：1位数：1
功能数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
包装方法：TAPE AND REEL峰值回流温度（摄氏度）：260
电源：5 V传播延迟（tpd）：36 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：Tin (Sn)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：40
触发器类型：POSITIVE EDGE宽度：3.9 mm
最小 fmax：20 MHzBase Number Matches：1

MC74HCT74ADR2G 数据手册

 浏览型号MC74HCT74ADR2G的Datasheet PDF文件第2页浏览型号MC74HCT74ADR2G的Datasheet PDF文件第3页浏览型号MC74HCT74ADR2G的Datasheet PDF文件第4页浏览型号MC74HCT74ADR2G的Datasheet PDF文件第5页浏览型号MC74HCT74ADR2G的Datasheet PDF文件第6页 
MC74HCT74A  
Dual D Flip−Flop with Set  
and Reset with LSTTL  
Compatible Inputs  
High−Performance Silicon−Gate CMOS  
The MC74HCT74A is identical in pinout to the LS74. This device  
may be used as a level converter for interfacing TTL or NMOS outputs  
to High Speed CMOS inputs.  
http://onsemi.com  
MARKING  
DIAGRAMS  
This device consists of two D flip−flops with individual Set, Reset,  
and Clock inputs. Information at a D−input is transferred to the  
corresponding Q output on the next positive going edge of the clock  
input. Both Q and Q outputs are available from each flip−flop. The Set  
and Reset inputs are asynchronous.  
14  
PDIP−14  
N SUFFIX  
CASE 646  
MC74HCT74AN  
AWLYYWWG  
14  
1
1
Features  
14  
• Output Drive Capability: 10 LSTTL Loads  
• TTL NMOS Compatible Input Levels  
• Outputs Directly Interface to CMOS, NMOS, and TTL  
• Operating Voltage Range: 4.5 to 5.5 V  
• Low Input Current: 1.0 mA  
• In Compliance With the JEDEC Standard No. 7.0 A Requirements  
• Chip Complexity: 136 FETs or 34 Equivalent Gates  
• Pb−Free Packages are Available  
SOIC−14  
D SUFFIX  
CASE 751A  
HCT74AG  
AWLYWW  
14  
1
1
A
= Assembly Location  
L, WL = Wafer Lot  
Y, YY = Year  
W, WW = Work Week  
= Pb−Free Package  
G
PIN ASSIGNMENT  
LOGIC DIAGRAM  
RESET 1  
DATA 1  
1
2
14  
13 RESET 2  
12  
V
CC  
1
RESET 1  
3
4
CLOCK 1  
SET 1  
DATA 2  
5
6
2
3
DATA 1  
Q1  
Q1  
11 CLOCK 2  
10 SET 2  
Q1  
Q1  
5
6
7
CLOCK 1  
9
8
Q2  
Q2  
4
SET 1  
GND  
PIN 14 = V  
CC  
PIN 7 = GND  
13  
RESET 2  
FUNCTION TABLE  
9
12  
11  
Inputs  
Outputs  
DATA 2  
Q2  
8
Set Reset Clock Data  
Q
Q
CLOCK 2  
Q2  
L
H
L
H
H
H
H
H
H
L
L
H
H
H
H
H
X
X
X
X
X
X
H
L
X
X
X
H
L
H*  
H
L
L
H
H*  
L
10  
SET 2  
Design Criteria  
Internal Gate Count†  
Value  
34  
Units  
ea.  
ns  
H
L
H
No Change  
No Change  
No Change  
Internal Gate Propagation Delay  
Internal Gate Power Dissipation  
Speed Power Product  
1.5  
5.0  
mW  
pJ  
*Both outputs will remain high as long as Set and  
Reset are low, but the output states are unpredict-  
able if Set and Reset go high simultaneously.  
.0075  
†Equivalent to a two−input NAND gate.  
ORDERING INFORMATION  
See detailed ordering and shipping information in the package  
dimensions section on page 3 of this data sheet.  
©
Semiconductor Components Industries, LLC, 2006  
1
Publication Order Number:  
October, 2006 − Rev. 10  
MC74HCT74A/D  
123456

中文翻译

下载PDF

MC74HCT74ADR2G 替代型号

型号 品牌 替代类型 描述 数据表
MC74HCT74ADG ONSEMI

完全替代

 Dual D Flip−Flop with Set and Reset with LSTTL Compatible Inputs
MC74HCT74ANG ONSEMI

类似代替

 Dual D Flip−Flop with Set and Reset with LSTTL Compatible Inputs
MC74HCT74AD ONSEMI

类似代替

 Dual D Flip-Flop with Set and Reset with LSTTL Compatible Inputs

与MC74HCT74ADR2G相关器件

型号 品牌 获取价格 描述 数据表
MC74HCT74AN MOTOROLA

获取价格

 		Quad 2-Input NAND Gate with LSTTL-Compatible Inputs
MC74HCT74AN ONSEMI

获取价格

 		Dual D Flip-Flop with Set and Reset with LSTTL Compatible Inputs
MC74HCT74AND MOTOROLA

获取价格

 		D Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDIP14
MC74HCT74ANDS MOTOROLA

获取价格

 		D Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDIP14
MC74HCT74ANG ONSEMI

获取价格

 		Dual D Flip−Flop with Set and Reset with LSTTL Compatible Inputs
MC74HCT86A ONSEMI

获取价格

 		Quad 2-Input Exclusive OR Gate with LSTTL Compatible Inputs
MC74HCT86ADG ONSEMI

获取价格

 		Quad 2-Input Exclusive OR Gate with LSTTL Compatible Inputs
MC74HCT86ADR2G ONSEMI

获取价格

 		Quad 2-Input Exclusive OR Gate with LSTTL Compatible Inputs
MC74HCT86ADTR2G ONSEMI

获取价格

 		Quad 2-Input Exclusive OR Gate with LSTTL Compatible Inputs
MC74HCT86AFELG ONSEMI

获取价格

 		Quad 2-Input Exclusive OR Gate with LSTTL Compatible Inputs

与MC74HCT74ADR2G相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证