5秒后页面跳转
捷配首页

Datasheet > ISPLSI6192DM-70LM
ISPLSI6192DM-70LM PDF预览

ISPLSI6192DM-70LM

更新时间： 2024-10-30 14:42:55
品牌 Logo 应用领域
莱迪思 - LATTICE 时钟输入元件可编程逻辑
页数 文件大小 规格书
59页 802K
描述
EE PLD, 18ns, 192-Cell, CMOS, PQFP208, MQFP-208

阅读下载

中文翻译

获取价格

ISPLSI6192DM-70LM 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFP包装说明：MQFP-208
针数：208Reach Compliance Code：compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.87其他特性：YES
最大时钟频率：50 MHz系统内可编程：YES
JESD-30 代码：S-PQFP-G208JESD-609代码：e0
JTAG BST：YES长度：27.69 mm
专用输入次数：I/O 线路数量：96
宏单元数：192端子数量：208
最高工作温度：70 °C最低工作温度：
组织：0 DEDICATED INPUTS, 96 I/O输出函数：MACROCELL
封装主体材料：PLASTIC/EPOXY封装代码：FQFP
封装等效代码：QFP208,1.2SQ,20封装形状：SQUARE
封装形式：FLATPACK, FINE PITCH电源：5 V
可编程逻辑类型：EE PLD传播延迟：18 ns
认证状态：Not Qualified座面最大高度：4.07 mm
子类别：Programmable Logic Devices最大供电电压：5.25 V
最小供电电压：4.75 V标称供电电压：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.5 mm
端子位置：QUAD宽度：27.69 mm
Base Number Matches：1

ISPLSI6192DM-70LM 数据手册

 浏览型号ISPLSI6192DM-70LM的Datasheet PDF文件第2页浏览型号ISPLSI6192DM-70LM的Datasheet PDF文件第3页浏览型号ISPLSI6192DM-70LM的Datasheet PDF文件第4页浏览型号ISPLSI6192DM-70LM的Datasheet PDF文件第5页浏览型号ISPLSI6192DM-70LM的Datasheet PDF文件第6页浏览型号ISPLSI6192DM-70LM的Datasheet PDF文件第7页 
®
ispLSI 6192  
High Density Programmable Logic with  
Dedicated Memory and Register/Counter Modules  
— 96 I/O Pins with Input Registers  
— Security Cell Prevents Unauthorized Design Copy-  
ing  
• HIGH PERFORMANCE E2CMOS® TECHNOLOGY  
Features  
• A FAMILY OF HIGHLY INTEGRATED, CELL-BASED,  
PROGRAMMABLE LOGIC DEVICES CONSISTING OF:  
— Memory Module  
— Register/Counter Module  
— Programmable Logic Module  
— fmax = 77 MHz Maximum Operating Frequency  
— tpd = 15 ns Propagation Delay  
— fcnt = 125 MHz Counter Frequency  
— 50MHz FIFO Data Rate  
— 159 User Logic/Memory/Register/Counter Pins  
— 25000-Gate Overall Density  
— 20ns Memory Access Time  
— Electrically Erasable and Reprogrammable  
— Unused Product Term Shutdown Saves Power  
• MEMORY MODULE OPTIONS  
— FIFO (6192FF), Single-Port RAM (6192SM) or Dual-  
Port RAM (6192DM)  
— Programmable Organizations:  
• Single 256 x 18 or 512 x 9  
• Dual 128 x 18 or 256 x 9 (6192SM)  
— 31 Dedicated Data and Control Interface Pins  
— Programmable Almost Empty and Almost Full Flags  
(FIFO)  
• IN-SYSTEM PROGRAMMABLE  
— Supports ISP™ or ispJTAG™ Programming  
— Change Logic and Interconnects in Seconds  
— Reprogram Soldered Devices for Debugging  
• IEEE 1149.1 BOUNDARY SCAN COMPATIBLE  
— Dedicated Arbitration/Busy Logic (Dual-Port RAM)  
Functional Block Diagram  
• REGISTER/COUNTER MODULE  
— 8 Cascadable 16-Bit Functions  
— 9 Programmable Modes Including Counter, Timer,  
Shift Register and Register Options  
Memory Module  
Options:  
• FIFO (6192FF)  
• Single Port RAM (6192SM)  
• Dual Port RAM (6192DM)  
— 24 Dedicated Module Data and Control Pins Includ-  
ing Terminal Count Flags  
— Automatic Preload, Count Up/Down Options  
Programmable Logic  
• HIGH DENSITY PROGRAMMABLE LOGIC MODULE  
— 8000-Gate General Purpose Programmable Logic  
Block  
— 192 General Purpose Logic Registers  
— 24-Input, Twin Generic Logic Blocks (GLBs) Imple-  
ment Any Registered or Combinatorial Functions  
— High-Speed Global Interconnects  
Module  
Register/Counter  
Module  
Table 1. ispLSI 6192 Device Features  
Register/Counter  
Module  
General Programmable  
Logic Module  
Memory Module Options  
Single-Port  
SRAM  
6192SM  
Dual-Port  
SRAM  
6192DM  
Programmable  
Register / Counter / Timer  
/ Shift Register  
Universal: Registered or  
Combinatorial  
FIFO  
6192FF  
Functions  
Single: 512 x 9 or 256 x 18  
Dual: 128 x 18 or 256 x 9 (6192SM Only)  
Cascadeable 8 x 16 Bit  
Words  
Organization  
(Programmable)  
192 Macrocells  
96 I/O / 5 Clocks /  
2 Global Output Enables  
18 I/O & 13 Control Pins  
16 I/O & 8 Control Pins  
External Interface  
Performance  
125MHz Counter  
Frequency (Fcnt)  
15ns Logic Delay (Tpd)  
77MHz Frequency (Fmax)  
20ns Memory Access Time (Tacc)  
In-System Programmable  
Programmability  
Testability  
IEEE 1149.1 Boundary Scan Test  
208-Pin Metal Quad Flat Pack (MQFP)  
Package  
Copyright©1999LatticeSemiconductorCorp. Allbrandorproductnamesaretrademarksorregisteredtrademarksoftheirrespectiveholders. Thespecificationsandinformationhereinaresubject  
to change without notice.  
LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.  
Tel. (503) 681-0118; 1-800-LATTICE; FAX (503) 681-3037; http://www.latticesemi.com  
May 1999  
6192_05  
1
1234567...59

中文翻译

下载PDF

与ISPLSI6192DM-70LM相关器件

型号 品牌 获取价格 描述 数据表
ISPLSI6192FF50LM ETC

获取价格

 		Electrically-Erasable Complex PLD
ISPLSI6192FF70LM ETC

获取价格

 		Electrically-Erasable Complex PLD
ISPLSI6192FF-70LM LATTICE

获取价格

 		EE PLD, 18ns, 192-Cell, CMOS, PQFP208, MQFP-208
ISPLSI6192SM50LM ETC

获取价格

 		Electrically-Erasable Complex PLD
ISPLSI6192SM70LM ETC

获取价格

 		Electrically-Erasable Complex PLD
ISPLSI81080V-125LB272 LATTICE

获取价格

 		3.3V In-System Programmable SuperBIG⑩ High De
ISPLSI81080V-125LB492 LATTICE

获取价格

 		3.3V In-System Programmable SuperBIG⑩ High De
ISPLSI81080V-60LB272 LATTICE

获取价格

 		3.3V In-System Programmable SuperBIG⑩ High De
ISPLSI81080V-60LB492 LATTICE

获取价格

 		3.3V In-System Programmable SuperBIG⑩ High De
ISPLSI81080V-90LB272 LATTICE

获取价格

 		3.3V In-System Programmable SuperBIG⑩ High De

与ISPLSI6192DM-70LM相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证