Datasheet > 存储 > SRAM> IS62LV12816BLL-10TI

IS62LV12816BLL-10TI

更新时间： 2024-01-31 02:38:57

品牌	Logo	应用领域
美国芯成 - ISSI		存储内存集成电路静态存储器光电二极管
页数	文件大小	规格书
10页	94K
描述
128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IS62LV12816BLL-10TI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	TSOP2	包装说明：	TSOP2-44
针数：	44	Reach Compliance Code：	compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.91	最长访问时间：	100 ns
I/O 类型：	COMMON	JESD-30 代码：	R-PDSO-G44
JESD-609代码：	e0	长度：	18.41 mm
内存密度：	2097152 bit	内存集成电路类型：	STANDARD SRAM
内存宽度：	16	功能数量：	1
端子数量：	44	字数：	131072 words
字数代码：	128000	工作模式：	ASYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	128KX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSOP2
封装等效代码：	TSOP44,.46,32	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2.5/3 V
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大待机电流：	0.000005 A	最小待机电流：	2 V
子类别：	SRAMs	最大压摆率：	0.025 mA
最大供电电压 (Vsup)：	3.45 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	10.16 mm
Base Number Matches：	1

IS62LV12816BLL-10TI 数据手册

浏览型号IS62LV12816BLL-10TI的Datasheet PDF文件第4页

浏览型号IS62LV12816BLL-10TI的Datasheet PDF文件第5页

浏览型号IS62LV12816BLL-10TI的Datasheet PDF文件第6页

浏览型号IS62LV12816BLL-10TI的Datasheet PDF文件第8页

IS62LV12816BLL

WRITE CYCLE SWITCHING CHARACTERISTICS^(1,2)(Over Operating Range)

ISSI

-55

-70

-100

Symbol

tWC

Parameter

Min. Max.

Unit

Write Cycle Time

—

100

—

tSCE

tAW

CE to Write End

Address Setup Time to Write End

Address Hold from Write End

Address Setup Time

tHA

tSA

tPWB

tPWE

tSD

LB, UB Valid to End of Write

WE Pulse Width

Data Setup to Write End

Data Hold from Write End

WE LOW to High-Z Output

WE HIGH to Low-Z Output

tHD

(3)

tHZWE

—

(3)

tLZWE

Notes:

1. Test conditions assume signal transition times of 3 ns or less, timing reference levels of 1.3V, input pulse levels of 0.4V to 2.2V

and output loading specified in Figure 1.

2. The internal write time is defined by the overlap of CE LOW and UB or LB, and WE LOW. All signals must be in valid states

to initiate a Write, but any one can go inactive to terminate the Write. The Data Input Setup and Hold timing are referenced

to the rising or falling edge of the signal that terminates the write.

3. Tested with the load in Figure 2. Transition is measured 500 mV from steady-state voltage. Not 100ꢀ tested.

AC WAVEFORMS

WRITE CYCLE NO. 1^(1,2)(CE Controlled, OE = HIGH or LOW)

VALID ADDRESS

SCS

ADDRESS

t^PPW^WE^E2¹

PBW

UB, LB

HZWE

LZWE

HIGH-Z

DATA UNDEFINED

DOUT

DATAIN VALID

DIN

UB_CSWR1.eps

Notes:

1. WRITE is an internally generated signal asserted during an overlap of the LOW states on the CE and WE inputs and at least one

of the LB and UB inputs being in the LOW state.

2. WRITE = (CE) [ (LB) = (UB) ] (WE).

Integrated Silicon Solution, Inc. — 1-800-379-4774

Rev. B

03/07/01

1...4 5 678 9 10

下载PDF

与IS62LV12816BLL-10TI相关器件

型号	品牌	描述	获取价格	数据表
IS62LV12816BLL-55B	ISSI	128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM	获取价格
IS62LV12816BLL-55BI	ISSI	128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM	获取价格
IS62LV12816BLL-55T	ISSI	128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM	获取价格
IS62LV12816BLL-55TI	ISSI	128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM	获取价格
IS62LV12816BLL-70B	ISSI	128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM	获取价格
IS62LV12816BLL-70BI	ISSI	128K x 16 LOW VOLTAGE, ULTRA LOW POWER CMOS STATIC RAM	获取价格

与IS62LV12816BLL-10TI相关文章

一文带你了解压敏电阻器在直流电路中的过压保护作用
2024-05-21

1
可控硅触发板选型指南
2024-05-21

1
蓝白可调电位器的原理与使用特点解析
2024-05-21

2
网络滤波器、EMI滤波器与EMC滤波器：分类关系与功能详解
2024-05-20

10

产品中心

服务支持

精选活动

关于我们

帮助中心

IS62LV12816BLL-10TI

IS62LV12816BLL-10TI 技术参数

IS62LV12816BLL-10TI 数据手册

与IS62LV12816BLL-10TI相关器件

与IS62LV12816BLL-10TI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS62LV12816BLL-10TI

IS62LV12816BLL-10TI 技术参数

IS62LV12816BLL-10TI 数据手册

与IS62LV12816BLL-10TI相关器件

与IS62LV12816BLL-10TI相关文章

您还可以找

您在本页遇到什么问题？