Datasheet > 存储 > FIFO> IDT72V36100L15PFGI

IDT72V36100L15PFGI

更新时间： 2024-09-12 13:08:43

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
48页	373K
描述
FIFO, 64KX36, 10ns, Synchronous, CMOS, PQFP128, GREEN, PLASTIC, TQFP-128

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72V36100L15PFGI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LFQFP, QFP128,.63X.87,20	针数：	128
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.23
最长访问时间：	10 ns	其他特性：	RETRANSMIT; AUTO POWER DOWN; ASYNCHRONOUS MODE IS ALSO POSSIBLE
最大时钟频率 (fCLK)：	66.7 MHz	周期时间：	15 ns
JESD-30 代码：	R-PQFP-G128	JESD-609代码：	e3
长度：	20 mm	内存密度：	2359296 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	128	字数：	65536 words
字数代码：	64000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	64KX36	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装等效代码：	QFP128,.63X.87,20	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.015 A	子类别：	FIFOs
最大压摆率：	0.04 mA	最大供电电压 (Vsup)：	3.45 V
最小供电电压 (Vsup)：	3.15 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

IDT72V36100L15PFGI 数据手册

浏览型号IDT72V36100L15PFGI的Datasheet PDF文件第2页

浏览型号IDT72V36100L15PFGI的Datasheet PDF文件第3页

浏览型号IDT72V36100L15PFGI的Datasheet PDF文件第4页

浏览型号IDT72V36100L15PFGI的Datasheet PDF文件第5页

浏览型号IDT72V36100L15PFGI的Datasheet PDF文件第6页

浏览型号IDT72V36100L15PFGI的Datasheet PDF文件第7页

3.3 VOLT HIGH-DENSITY SUPERSYNC II™

36-BIT FIFO

65,536 x 36

131,072 x 36

IDT72V36100

IDT72V36110

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of eight preselected offsets

• Selectable synchronous/asynchronous timing modes for Almost-

Empty and Almost-Full flags

• Program programmable flags by either serial or parallel means

• Select IDT Standard timing (using EF and FF flags) or First Word

Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• JTAG port, provided for Boundary Scan function (PBGA Only)

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

• Availableina128-pinThinQuadFlatPack(TQFP)ora144-pinPlastic

Ball Grid Array (PBGA) (with additional features)

• Pin compatible to the SuperSync II (IDT72V3640/72V3650/72V3660/

72V3670/72V3680/72V3690)family

FEATURES:

• Choose among the following memory organizations:

IDT72V36100 ⎯ 65,536 x 36

IDT72V36110 ⎯ 131,072 x 36

• Higher density, 2Meg and 4Meg SuperSync II FIFOs

• Up to 166 MHz Operation of the Clocks

• UserselectableAsynchronous readand/orwriteports (PBGAOnly)

• User selectable input and output port bus-sizing

- x36 in to x36 out

- x36 in to x18 out

- x36 in to x9 out

- x18 in to x36 out

- x9 in to x36 out

• Big-Endian/Little-Endian user selectable byte representation

• 5V input tolerant

• Fixed, low first word latency

• Zero latency retransmit

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

• Partial Reset clears data, but retains programmable settings

FUNCTIONALBLOCKDIAGRAM

*Available on the PBGA package only.

D0 -Dn (x36, x18 or x9)

LD SEN

WEN

WCLK/WR

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

FLAG

LOGIC

PAE

FWFT/SI

PFM

FSEL0

FSEL1

WRITE CONTROL

LOGIC

ASYW

RAM ARRAY

65,536 x 36

131,072 x 36

WRITE POINTER

READ POINTER

CONTROL

LOGIC

ASYR

READ

CONTROL

LOGIC

OUTPUT REGISTER

BUS

CONFIGURATION

MRS

PRS

RESET

LOGIC

RCLK/RD

REN

TCK

TRST

TMS

TDI

TDO

JTAG CONTROL

(BOUNDARY

SCAN)

6117 drw01

Q0 -Qn (x36, x18 or x9)

IDTandtheIDTlogoaretrademarksofIntegratedDeviceTechnology,Inc.TheSuperSyncIIFIFOisatrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

APRIL 2006

DSC-6117/13

12 3 4 5 6 7...48

中文翻译

下载PDF

与IDT72V36100L15PFGI相关器件

型号	品牌	获取价格	描述	数据表
IDT72V36100L15PFI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II? 36-BIT FIFO
IDT72V36100L15PFI8	IDT	获取价格	FIFO, 64KX36, 10ns, Synchronous, CMOS, PQFP128, PLASTIC, TQFP-128
IDT72V36100L15PFI9	IDT	获取价格	FIFO, 64KX36, 10ns, Synchronous, CMOS, PQFP128, PLASTIC, TQFP-128
IDT72V36100L6BB	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II? 36-BIT FIFO
IDT72V36100L6BB8	IDT	获取价格	FIFO, 64KX36, 4ns, Synchronous, CMOS, PBGA144, 13 X 13 MM, 1 MM PITCH, PLASTIC, BGA-144
IDT72V36100L6BBG	IDT	获取价格	FIFO, 64KX36, 4ns, Synchronous, CMOS, PBGA144, 13 X 13 MM, 1MM PITCH, GREEN, PLASTIC, BGA-
IDT72V36100L6BBI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II? 36-BIT FIFO
IDT72V36100L6PF	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II? 36-BIT FIFO
IDT72V36100L6PFG	IDT	获取价格	FIFO, 64KX36, 4ns, Synchronous, CMOS, PQFP128, GREEN, PLASTIC, TQFP-128
IDT72V36100L6PFG8	IDT	获取价格	FIFO, 64KX36, 4ns, Synchronous, CMOS, PQFP128, PLASTIC, TQFP-128

与IDT72V36100L15PFGI相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

77
AIC1781A 电池充电控制器深度解析
2024-09-03

68
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

97
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

109

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V36100L15PFGI

IDT72V36100L15PFGI 技术参数

IDT72V36100L15PFGI 数据手册

与IDT72V36100L15PFGI相关器件

与IDT72V36100L15PFGI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V36100L15PFGI

IDT72V36100L15PFGI 技术参数

IDT72V36100L15PFGI 数据手册

与IDT72V36100L15PFGI相关器件

与IDT72V36100L15PFGI相关文章

您还可以找

您在本页遇到什么问题？