Datasheet > IDT72V2103L10PFI8

IDT72V2103L10PFI8

更新时间： 2024-11-06 21:13:19

品牌	Logo	应用领域
艾迪悌 - IDT		时钟 LTE 先进先出芯片内存集成电路
页数	文件大小	规格书
46页	441K
描述
FIFO, 128KX18, 6.5ns, Synchronous, CMOS, PQFP80, PLASTIC, TQFP-80

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72V2103L10PFI8 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	PLASTIC, TQFP-80	针数：	80
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.45
最长访问时间：	6.5 ns	其他特性：	ALTERNATIVE MEMORY WIDTH 9; ASYNCHRONOUS MODE ALSO POSSIBLE
备用内存宽度：	9	最大时钟频率 (fCLK)：	100 MHz
周期时间：	10 ns	JESD-30 代码：	S-PQFP-G80
JESD-609代码：	e0	长度：	14 mm
内存密度：	2359296 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	18	湿度敏感等级：	3
功能数量：	1	端子数量：	80
字数：	131072 words	字数代码：	128000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	128KX18
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装等效代码：	QFP80,.64SQ
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	240
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	1.6 mm	最大待机电流：	0.015 A
子类别：	FIFOs	最大压摆率：	0.035 mA
最大供电电压 (Vsup)：	3.45 V	最小供电电压 (Vsup)：	3.15 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

IDT72V2103L10PFI8 数据手册

浏览型号IDT72V2103L10PFI8的Datasheet PDF文件第2页

浏览型号IDT72V2103L10PFI8的Datasheet PDF文件第3页

浏览型号IDT72V2103L10PFI8的Datasheet PDF文件第4页

浏览型号IDT72V2103L10PFI8的Datasheet PDF文件第5页

浏览型号IDT72V2103L10PFI8的Datasheet PDF文件第6页

浏览型号IDT72V2103L10PFI8的Datasheet PDF文件第7页

3.3 VOLT HIGH-DENSITY SUPERSYNC II™

NARROW BUS FIFO

131,072 x 18/262,144 x 9

262,144 x 18/524,288 x 9

IDT72V2103

IDT72V2113

FEATURES:

• Partial Reset clears data, but retains programmable settings

• Choose among the following memory organizations:

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of eight preselected offsets

IDT72V2103

IDT72V2113



131,072 x 18/262,144 x 9

262,144 x 18/524,288 x 9

• Functionally compatible with the IDT72V255LA/72V265LA and • Selectable synchronous/asynchronous timing modes for Almost-

IDT72V275/72V285 SuperSync FIFOs

Empty and Almost-Full flags

• Up to 166 MHz Operation of the Clocks

• Program programmable flags by either serial or parallel means

• User selectable Asynchronous read and/or write ports (BGA Only) • Select IDT Standard timing (using EF and FF flags) or First Word

• 7.5 ns read/write cycle time (5.0 ns access time)

• User selectable input and output port bus-sizing

- x9 in to x9 out

Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

- x9 in to x18 out

- x18 in to x9 out

- x18 in to x18 out

• JTAG port, provided for Boundary Scan function (BGA Only)

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

• Big-Endian/Little-Endian user selectable byte representation

• 5V tolerant inputs

• Available in a 80-pin Thin Quad Flat Pack (TQFP) or a 100-pin Ball

Grid Array (BGA) (with additional features)

• Fixed, low first word latency

• Zero latency retransmit

• Pin compatible to the SuperSync II (IDT72V223/72V233/72V243/

72V253/72V263/72V273/72V283/72V293)family

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

FUNCTIONAL BLOCK DIAGRAM

D0 -Dn (x9 or x18)

LD SEN

*Available on the

BGA package only.

WEN WCLK/WR

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

PAE

FLAG

LOGIC

WRITE CONTROL

LOGIC

ASYW

RAM ARRAY

FWFT/SI

PFM

131,072 x 18 or 262,144 x 9

262,144 x 18 or 524,288 x 9

FSEL0

FSEL1

WRITE POINTER

READ POINTER

CONTROL

LOGIC

ASYR

READ

CONTROL

LOGIC

OUTPUT REGISTER

BUS

CONFIGURATION

MRS

PRS

RESET

LOGIC

RCLK/RD

REN

TCK

TRST

JTAG CONTROL

(BOUNDARY

SCAN)

TMS

6119 drw01

TDI

Q0 -Qn (x9 or x18)

TDO

IDT and the IDT logo are registered trademarks of Integrated Device Technology, Inc. SuperSync II FIFO is a trademark of Integrated Device Technology, Inc.

SEPTEMBER 2003

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES



DSC-6119/10

12 3 4 5 6 7...46

中文翻译

下载PDF

与IDT72V2103L10PFI8相关器件

型号	品牌	获取价格	描述	数据表
IDT72V2103L10PFI9	IDT	获取价格	FIFO, 128KX18, 6.5ns, Synchronous, CMOS, PQFP80, PLASTIC, TQFP-80
IDT72V2103L15BC	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L15BCI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L15PF	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L15PFI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L5BC	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L5BCI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L5PF	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L5PFI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L6BC	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO

与IDT72V2103L10PFI8相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V2103L10PFI8

IDT72V2103L10PFI8 技术参数

IDT72V2103L10PFI8 数据手册

与IDT72V2103L10PFI8相关器件

与IDT72V2103L10PFI8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V2103L10PFI8

IDT72V2103L10PFI8 技术参数

IDT72V2103L10PFI8 数据手册

与IDT72V2103L10PFI8相关器件

与IDT72V2103L10PFI8相关文章

您还可以找

您在本页遇到什么问题？