Datasheet > IDT72V2101L20PFG8

IDT72V2101L20PFG8

更新时间： 2024-11-06 14:42:47

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
27页	256K
描述
FIFO, 256KX9, 12ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72V2101L20PFG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LQFP,	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.43
Is Samacsys：	N	最长访问时间：	12 ns
其他特性：	RETRANSMIT; AUTO POWER DOWN	周期时间：	20 ns
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	14 mm	内存密度：	2359296 bit
内存宽度：	9	湿度敏感等级：	3
功能数量：	1	端子数量：	64
字数：	262144 words	字数代码：	256000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	256KX9
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	1.6 mm	最大供电电压 (Vsup)：	3.45 V
最小供电电压 (Vsup)：	3.15 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

IDT72V2101L20PFG8 数据手册

浏览型号IDT72V2101L20PFG8的Datasheet PDF文件第2页

浏览型号IDT72V2101L20PFG8的Datasheet PDF文件第3页

浏览型号IDT72V2101L20PFG8的Datasheet PDF文件第4页

浏览型号IDT72V2101L20PFG8的Datasheet PDF文件第5页

浏览型号IDT72V2101L20PFG8的Datasheet PDF文件第6页

浏览型号IDT72V2101L20PFG8的Datasheet PDF文件第7页

3.3 VOLT HIGH DENSITY CMOS

SUPERSYNC FIFO™

262,144 x 9

IDT72V2101

IDT72V2111

524,288 x 9

simultaneously)

• Available in the 64-pin Thin Quad Flat Pack (TQFP)

• High-performance submicron CMOS technology

FEATURES:

• Choose among the following memory organizations:

IDT72V2101

IDT72V2111

⎯

262,144 x 9

524,288 x 9

DESCRIPTION:

•

Pin-compatible with the IDT72V261/72V271 and the IDT72V281/

72V291 SuperSync FIFOs

The IDT72V2101/72V2111 are exceptionally deep, high speed, CMOS

First-In-First-Out(FIFO)memorieswithclockedreadandwritecontrols. These

FIFOs offer numerous improvements over previous SuperSync FIFOs,

includingthefollowing:

• 10ns read/write cycle time (6.5ns access time)

• Fixed, low first word data latency time

• 5V input tolerant

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• Partial Reset clears data, but retains programmable settings

• Retransmit operation with fixed, low first word data latency time

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of two preselected offsets

• Program partial flags by either serial or parallel means

• SelectIDTStandardtiming(usingEFandFFflags)orFirstWordFall

Through timing (using OR and IR flags)

• Thelimitationofthefrequencyofoneclockinputwithrespecttotheotherhas

been removed. The Frequency Select pin (FS) has been removed, thus

itis nolongernecessarytoselectwhichofthe twoclockinputs, RCLKor

WCLK, is runningatthe higherfrequency.

• The period required by the retransmit operation is now fixed and short.

• Thefirstworddatalatencyperiod,fromthetimethefirstwordiswrittentoan

emptyFIFOtothetimeitcanberead,isnowfixedandshort. (Thevariable

clockcyclecountingdelayassociatedwiththelatencyperiodfound on

previousSuperSyncdeviceshasbeeneliminatedonthisSuperSyncfamily.)

SuperSyncFIFOsareparticularlyappropriatefornetwork,video,telecommu-

nications,datacommunicationsandotherapplicationsthatneedtobufferlarge

amountsofdata.

•

Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• Independent Read and Write clocks (permit reading and writing

FUNCTIONAL BLOCK DIAGRAM

D0 -D8

WEN

WCLK

SEN

OFFSET REGISTER

INPUT REGISTER

FF/IR

PAF

EF/OR

PAE

FLAG

LOGIC

WRITE CONTROL

LOGIC

RAM ARRAY

262,144 x 9

524,288 x 9

FWFT/SI

WRITE POINTER

READ POINTER

READ

CONTROL

LOGIC

OUTPUT REGISTER

MRS

PRS

RESET

LOGIC

RCLK

REN

Q0 -Q8

4669 drw 01

IDT and the IDT logo are trademarks of Integrated Device Technology, Inc. The SuperSync FIFO is a trademark of Integrated Device Technology, Inc.

DECEMBER 2008

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-4669/4

12 3 4 5 6 7...27

中文翻译

下载PDF

与IDT72V2101L20PFG8相关器件

型号	品牌	获取价格	描述	数据表
IDT72V2101L20PFI	IDT	获取价格	3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO
IDT72V2103	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103_14	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L10BC	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L10BCI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L10PF	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L10PF9	IDT	获取价格	FIFO, 128KX18, 6.5ns, Synchronous, CMOS, PQFP80, PLASTIC, TQFP-80
IDT72V2103L10PFGI	IDT	获取价格	FIFO, 128KX18, 6.5ns, Synchronous, CMOS, PQFP80, GREEN, PLASTIC, TQFP-80
IDT72V2103L10PFI	IDT	获取价格	3.3 VOLT HIGH-DENSITY SUPERSYNC II NARROW BUS FIFO
IDT72V2103L10PFI8	IDT	获取价格	FIFO, 128KX18, 6.5ns, Synchronous, CMOS, PQFP80, PLASTIC, TQFP-80

与IDT72V2101L20PFG8相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V2101L20PFG8

IDT72V2101L20PFG8 技术参数

IDT72V2101L20PFG8 数据手册

与IDT72V2101L20PFG8相关器件

与IDT72V2101L20PFG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V2101L20PFG8

IDT72V2101L20PFG8 技术参数

IDT72V2101L20PFG8 数据手册

与IDT72V2101L20PFG8相关器件

与IDT72V2101L20PFG8相关文章

您还可以找

您在本页遇到什么问题？