Datasheet > IDT72215LB25JG

IDT72215LB25JG

更新时间： 2024-11-21 19:52:47

品牌	Logo	应用领域
艾迪悌 - IDT		时钟先进先出芯片内存集成电路
页数	文件大小	规格书
16页	157K
描述
FIFO, 512X18, 15ns, Synchronous, CMOS, PQCC68, GREEN, PLASTIC, LCC-68

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72215LB25JG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	LCC
包装说明：	QCCJ, LDCC68,1.0SQ	针数：	68
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.22
最长访问时间：	15 ns	最大时钟频率 (fCLK)：	40 MHz
周期时间：	25 ns	JESD-30 代码：	S-PQCC-J68
JESD-609代码：	e3	长度：	24.2062 mm
内存密度：	9216 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	18	湿度敏感等级：	1
功能数量：	1	端子数量：	68
字数：	512 words	字数代码：	512
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	512X18
输出特性：	3-STATE	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	4.572 mm
最大待机电流：	0.005 A	子类别：	FIFOs
最大压摆率：	0.06 mA	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	24.2062 mm	Base Number Matches：	1

IDT72215LB25JG 数据手册

CMOS SyncFIFO^TM

256 x 18, 512 x 18, 1,024 x 18,

2,048 x 18, and 4,096 x 18

IDT72205LB, IDT72215LB,

IDT72225LB, IDT72235LB,

IDT72245LB

writecontrols.TheseFIFOsareapplicableforawidevarietyofdatabuffering

needs, such as optical disk controllers, Local Area Networks (LANs), and

interprocessorcommunication.

FEATURES:

• 256 x 18-bit organization array (IDT72205LB)

• 512 x 18-bit organization array (IDT72215LB)

• 1,024 x 18-bit organization array (IDT72225LB)

• 2,048 x 18-bit organization array (IDT72235LB)

• 4,096 x 18-bit organization array (IDT72245LB)

• 10 ns read/write cycle time

TheseFIFOshave18-bitinputandoutputports.Theinputportiscontrolled

byafree-runningclock(WCLK),andaninputenablepin(WEN).Dataisread

intothesynchronousFIFOoneveryclockwhenWENisasserted.Theoutput

portiscontrolledbyanotherclockpin(RCLK)andanotherenablepin(REN).

Thereadclockcanbetiedtothewriteclockforsingleclockoperationorthe

twoclockscanrunasynchronousofoneanotherfordual-clockoperation. An

OutputEnablepin(OE)isprovidedonthereadportforthree-statecontrolof

theoutput.

Thesynchronous FIFOs havetwofixedflags,Empty (EF)andFull(FF),

andtwoprogrammableflags,Almost-Empty(PAE)andAlmost-Full(PAF).The

offsetloadingoftheprogrammableflagsiscontrolledbyasimplestatemachine,

andisinitiatedbyassertingtheLoadpin(LD). AHalf-Fullflag(HF)isavailable

when the FIFO is used in a single device configuration.

ThesedevicesaredepthexpandableusingaDaisy-Chaintechnique.The

XI andXO pins are usedtoexpandthe FIFOs. Indepthexpansionconfigu-

ration, FirstLoad(FL)is groundedonthe firstdevice andsettoHIGHforall

other devices in the Daisy Chain.

The IDT72205LB/72215LB/72225LB/72235LB/72245LB is fabricated

usingIDT’shigh-speedsubmicronCMOStechnology.

• Empy and Full flags signal FIFO status

• Easy expandable in depth and width

• Asynchronous or coincident read and write clocks

• Programmable Almost-Empty and Almost-Full flags with

default settings

• Half-Full flag capability

• Dual-Port zero fall-through time architecture

• Output enable puts output data bus in high-impedence state

• High-performance submicron CMOS technology

• Available in a 64-lead thin quad flatpack (TQFP/STQFP)

and plastic leaded chip carrier (PLCC)

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

DESCRIPTION:

The IDT72205LB/72215LB/72225LB/72235LB/72245LBare very high

speed,low-powerFirst-In,First-Out(FIFO)memorieswithclockedreadand

FUNCTIONAL BLOCK DIAGRAM

WCLK

D0-D17

INPUT REGISTER

OFFSET REGISTER

FLAG

WRITE CONTROL

LOGIC

•

LOGIC

RAM ARRAY

256 x 18, 512 x 18

1,024 x 18, 2,048 x 18

4,096 x 18

)

READ POINTER

WRITE POINTER

•

READ CONTROL

LOGIC

EXPANSION LOGIC

(

OUTPUT REGISTER

RESET LOGIC

2766 drw 01

RCLK

Q0-Q17

IDTandtheIDTlogoaretrademarksofIntegratedDeviceTechnology, Inc. SyncFIFOisatrademarkofIntegratedDeviceTechnology, Inc.

OCTOBER 2006

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-2766/1

12 3 4 5 6 7...16

中文翻译

下载PDF

与IDT72215LB25JG相关器件

型号	品牌	获取价格	描述	数据表
IDT72215LB25JG8	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQCC68, PLASTIC, LCC-68
IDT72215LB25JGI8	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQCC68, PLASTIC, LCC-68
IDT72215LB25JI	IDT	获取价格	CMOS SyncFIFOO 256 x 18, 512 x 18, 1024 x 18, 2048 x 18 and 4096 x 18
IDT72215LB25JI8	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQCC68, PLASTIC, LCC-68
IDT72215LB25PF	IDT	获取价格	CMOS SyncFIFOO 256 x 18, 512 x 18, 1024 x 18, 2048 x 18 and 4096 x 18
IDT72215LB25PF8	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
IDT72215LB25PFB	IDT	获取价格	CMOS SyncFIFOO 256 x 18, 512 x 18, 1024 x 18, 2048 x 18 and 4096 x 18
IDT72215LB25PFG	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
IDT72215LB25PFGI	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
IDT72215LB25PFGI8	IDT	获取价格	FIFO, 512X18, 15ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64

与IDT72215LB25JG相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

31
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

22
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

51
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

50

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72215LB25JG

IDT72215LB25JG 技术参数

IDT72215LB25JG 数据手册

与IDT72215LB25JG相关器件

与IDT72215LB25JG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72215LB25JG

IDT72215LB25JG 技术参数

IDT72215LB25JG 数据手册

与IDT72215LB25JG相关器件

与IDT72215LB25JG相关文章

您还可以找

您在本页遇到什么问题？