5秒后页面跳转
捷配首页

Datasheet > IDT71V433S12PFG
IDT71V433S12PFG PDF预览

IDT71V433S12PFG

更新时间： 2024-09-18 19:56:07
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
19页 625K
描述
Cache SRAM, 32KX32, 12ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100

阅读下载

中文翻译

获取价格

IDT71V433S12PFG 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：QFP
包装说明：14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100针数：100
Reach Compliance Code：compliantECCN代码：3A991.B.2.B
HTS代码：8542.32.00.41风险等级：5.84
最长访问时间：12 ns其他特性：ALSO REQUIRES 3V I/O SUPPLY
JESD-30 代码：R-PQFP-G100JESD-609代码：e3
长度：20 mm内存密度：1048576 bit
内存集成电路类型：CACHE SRAM内存宽度：32
湿度敏感等级：3功能数量：1
端口数量：1端子数量：100
字数：32768 words字数代码：32000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：32KX32
输出特性：3-STATE可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：LQFP
封装形状：RECTANGULAR封装形式：FLATPACK, LOW PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：260
认证状态：Not Qualified座面最大高度：1.6 mm
最大供电电压 (Vsup)：3.63 V最小供电电压 (Vsup)：3.135 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：MATTE TIN端子形式：GULL WING
端子节距：0.65 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30宽度：14 mm
Base Number Matches：1

IDT71V433S12PFG 数据手册

 浏览型号IDT71V433S12PFG的Datasheet PDF文件第2页浏览型号IDT71V433S12PFG的Datasheet PDF文件第3页浏览型号IDT71V433S12PFG的Datasheet PDF文件第4页浏览型号IDT71V433S12PFG的Datasheet PDF文件第5页浏览型号IDT71V433S12PFG的Datasheet PDF文件第6页浏览型号IDT71V433S12PFG的Datasheet PDF文件第7页 
IDT71V433  
32K x 32  
3.3V Synchronous SRAM  
Flow-Through Outputs  
Features  
◆
32K x 32 memory configuration  
The IDT71V433 SRAM contains write, data-input, address and  
controlregisters.There are noregisters inthe data outputpath(flow-  
througharchitecture). Internallogicallows the SRAMtogenerate a  
self-timed write based upon a decision which can be left until the  
extreme end of the write cycle.  
The burstmode feature offers the highestlevelofperformance to  
thesystemdesigner,astheIDT71V433canprovidefourcyclesofdata  
forasingleaddresspresentedtotheSRAM. Aninternalburstaddress  
counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe  
access sequence.Thefirstcycleofoutputdatawillflow-throughfrom  
the arrayaftera clock-to-data access time delayfromthe risingclock  
edgeofthesamecycle. Ifburstmodeoperationisselected(ADV=LOW),  
the subsequent three cycles of output data will be available to the  
user on the next three rising clock edges. The order of these three  
addresses willbe definedbythe internalburstcounterandthe LBO  
inputpin.  
◆
Supports high performance system speed:  
CommercialandIndustrial:  
— 11 11ns Clock-to-DataAccess (50MHz)  
— 12 12ns Clock-to-DataAccess (50MHz)  
LBO input selects interleaved or linear burst mode  
◆
◆
Self-timed write cycle with global write control (GW), byte  
write enable (BWE), and byte writes (BWx)  
Power down controlled by ZZ input  
Single 3.3V power supply (+10/-5%)  
Packaged in a JEDEC Standard 100-pin rectangular plastic  
◆
◆
◆
thin quad flatpack (TQFP).  
Description  
The IDT71V433 is a 3.3V high-speed 1,048,576-bit SRAM orga-  
nized as 32K x 32 with full support of various processor interfaces  
includingthePentium™andPowerPC™.Theflow-throughburstarchi-  
tectureprovidescost-effective2-1-1-1performanceforprocessorsupto  
50MHz.  
The IDT71V433 SRAM utilizes IDT's high-performance 3.3V  
CMOSprocess,andispackagedinaJEDECStandard14mmx20mm  
100-pinthinplasticquadflatpack(TQFP).  
PinDescription  
A0–A14  
Address Inputs  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
I/O  
Synchronous  
Synchronous  
Synchronous  
Asynchronous  
Synchronous  
Synchronous  
Synchronous  
N/A  
Chip Enable  
CE  
CS  
0
, CS  
1
Chips Selects  
Output Enable  
OE  
GW  
Global Write Enable  
Byte Write Enable  
BWE  
BW –BW  
Individual Byte Write Selects  
Clock Input  
1
4
CLK  
Burst Address Advance  
Address Status (Cache Controller)  
Address Status (Processor)  
Linear / Interleaved Burst Order  
Sleep Mode  
Synchronous  
Synchronous  
Synchronous  
DC  
ADV  
ADSC  
ADSP  
LBO  
ZZ  
Asynchronous  
Synchronous  
N/A  
I/O  
0
–I/O31  
DD, VDDQ  
SS, VSSQ  
Data Input/Output  
V
Core and I/O Power Supply (3.3V)  
Array Ground, I/O Ground  
Power  
Power  
V
N/A  
3729 tbl 01  
PentiumisatrademarkofIntelCorp.  
PowerPCisatrademarkofInternationalBusinessMachines,Inc.  
AUGUST 2001  
1
DSC-3729/04  
©2000IntegratedDeviceTechnology,Inc.  
1234567...19

中文翻译

下载PDF

与IDT71V433S12PFG相关器件

型号 品牌 获取价格 描述 数据表
IDT71V433S12PFI IDT

获取价格

 		x32 Fast Synchronous SRAM
IDT71V433S9PF ETC

获取价格

 		x32 Fast Synchronous SRAM
IDT71V433SA9PF ETC

获取价格

 		x32 Fast Synchronous SRAM
IDT71V509 IDT

获取价格

 		128K x 8 3.3V SYNCHRONOUS SRAM WITH ZBTO AND FLOW-THROUGH OUTPUT
IDT71V509S50Y IDT

获取价格

 		128K x 8 3.3V SYNCHRONOUS SRAM WITH ZBTO AND FLOW-THROUGH OUTPUT
IDT71V509S66Y IDT

获取价格

 		128K x 8 3.3V SYNCHRONOUS SRAM WITH ZBTO AND FLOW-THROUGH OUTPUT
IDT71V519S50PF ETC

获取价格

 		x18 Fast Synchronous SRAM
IDT71V519S60PF ETC

获取价格

 		x18 Fast Synchronous SRAM
IDT71V519S66PF ETC

获取价格

 		x18 Fast Synchronous SRAM
IDT71V519S75PF ETC

获取价格

 		x18 Fast Synchronous SRAM

与IDT71V433S12PFG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证