Datasheet > 存储 > SRAM> IDT70T3399S133BC

IDT70T3399S133BC

更新时间： 2024-10-28 22:25:39

品牌	Logo	应用领域
艾迪悌 - IDT		存储内存集成电路静态存储器时钟
页数	文件大小	规格书
28页	476K
描述
HIGH-SPEED 2.5V 512/256/128K X 18 SYNCHRONOUS DUAL-PORT STATIC RAM WITH 3.3V OR 2.5V INTERFACE

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT70T3399S133BC 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	BGA
包装说明：	LBGA, BGA256,16X16,40	针数：	256
Reach Compliance Code：	not_compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.2
Is Samacsys：	N	最长访问时间：	15 ns
其他特性：	FLOW-THROUGH OR PIPELINED ARCHITECTURE	最大时钟频率 (fCLK)：	133 MHz
I/O 类型：	COMMON	JESD-30 代码：	S-PBGA-B256
JESD-609代码：	e0	长度：	17 mm
内存密度：	2359296 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	18	湿度敏感等级：	3
功能数量：	1	端口数量：	2
端子数量：	256	字数：	131072 words
字数代码：	128000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	128KX18	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装等效代码：	BGA256,16X16,40	封装形状：	SQUARE
封装形式：	GRID ARRAY, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	2.5,2.5/3.3 V
认证状态：	Not Qualified	座面最大高度：	1.5 mm
最大待机电流：	0.015 A	最小待机电流：	2.4 V
子类别：	SRAMs	最大压摆率：	0.37 mA
最大供电电压 (Vsup)：	2.6 V	最小供电电压 (Vsup)：	2.4 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn63Pb37)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	20	宽度：	17 mm
Base Number Matches：	1

IDT70T3399S133BC 数据手册

HIGH-SPEED 2.5V

512/256/128K X 18

SYNCHRONOUS

PRELIMINARY

IDT70T3339/19/99S

DUAL-PORT STATIC RAM

WITH 3.3V OR 2.5V INTERFACE

– Data input, address, byte enable and control registers

Features:

◆

– Self-timedwriteallowsfastcycletime

Separate byte controls for multiplexed bus and bus

matching compatibility

Dual Cycle Deselect (DCD) for Pipelined Output Mode

2.5V (±100mV) power supply for core

LVTTL compatible, selectable 3.3V (±150mV) or 2.5V

(±100mV) power supply for I/Os and control signals on

each port

Industrial temperature range (-40°C to +85°C) is

available at 166MHz and 133MHz

Available in a 256-pin Ball Grid Array (BGA), a 144-pin Thin

Quad Flatpack (TQFP) and 208-pin fine pitch Ball Grid Array

(fpBGA)

Supports JTAG features compliant with IEEE 1149.1

Due to limited pin count JTAG, Collision Detection and

Interrupt are not supported on the 144-pin TQFP package

True Dual-Port memory cells which allow simultaneous

◆

access of the same memory location

High-speed data access

◆

– Commercial: 3.4 (200MHz)/3.6ns (166MHz)/

4.2ns (133MHz)(max.)

– Industrial: 3.6ns (166MHz)/4.2ns (133MHz) (max.)

◆

Selectable Pipelined or Flow-Through output mode

◆

Counter enable and repeat features

◆

Dual chip enables allow for depth expansion without

additional logic

Interrupt and Collision Detection Flags

◆

Full synchronous operation on both ports

– 5ns cycle time, 200MHzoperation(14Gbps bandwidth)

– Fast 3.4ns clock to data out

– 1.5ns setup to clock and 0.5ns hold on all control, data, and

address inputs @ 200MHz

◆

FunctionalBlockDiagram

UBL

UBR

LBL

LBR

FT/PIPE

1b 0b

1a 0a

0a 1a

0b 1b

FT/PIPER

1/0

R/W

CE0L

CE0R

CE1R

CE1L

B B

W W

1/0

Dout0-8_L

Dout9-17_L

Dout0-8_R

Dout9-17_R

0a 1a

1b 0b 1a 0a

0/1

FT/PIPE

0/1

512/256/128K x 18

MEMORY

ARRAY

I/O0R - I/O17R

Din_L

I/O0L - I/O17L

Din_R

CLK

(1)

18R

(1)

18L

Counter/

Address

Reg.

Counter/

Address

Reg.

REPEAT

ADS

CNTEN

REPEAT

ADS

CNTEN

ADDR_R

ADDR_L

TDI

TCK

TMS

TRST

INTERRUPT

JTAG

COLLISION

DETECTION

LOGIC

CE1

TDO

CE1

R/W

COL

INT_L

COL_R

INT_R

5652 drw 01

(2)

ZZR

CONTROL

LOGIC

NOTES:

1. Address A18 is a NC for the IDT70T3319. Also, Addresses A18 and A17 are NC's for the IDT70T3399.

2. The sleep mode pin shuts off all dynamic inputs, except JTAG inputs, when asserted. All static inputs, i.e., PL/FTx and

NOVEMBER 2003

OPTx and the sleep mode pins themselves (ZZx) are not affected during sleep mode.

DSC-5652/3

12 3 4 5 6 7...28

中文翻译

下载PDF

与IDT70T3399S133BC相关器件

型号	品牌	获取价格	描述	数据表
IDT70T3399S133BC8	IDT	获取价格	Dual-Port SRAM, 128KX18, 15ns, CMOS, PBGA256, 17 X 17 MM, 1.40 MM HEIGHT, 1 MM PITCH, BGA-
IDT70T3399S133BCG8	IDT	获取价格	Dual-Port SRAM, 128KX18, 15ns, CMOS, PBGA256, 17 X 17 MM, 1.40 MM HEIGHT, 1 MM PITCH, BGA-
IDT70T3399S133BCGI	IDT	获取价格	Dual-Port SRAM, 128KX18, 4.2ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA
IDT70T3399S133BCGI8	IDT	获取价格	Dual-Port SRAM, 128KX18, 15ns, CMOS, PBGA256, 17 X 17 MM, 1.40 MM HEIGHT, 1 MM PITCH, BGA-
IDT70T3399S133BCI	IDT	获取价格	HIGH-SPEED 2.5V 512/256/128K X 18 SYNCHRONOUS DUAL-PORT STATIC RAM WITH 3.3V OR 2.5V INTER
IDT70T3399S133BCI8	IDT	获取价格	Dual-Port SRAM, 128KX18, 15ns, CMOS, PBGA256, 17 X 17 MM, 1.40 MM HEIGHT, 1 MM PITCH, BGA-
IDT70T3399S133BF	IDT	获取价格	HIGH-SPEED 2.5V 512/256/128K X 18 SYNCHRONOUS DUAL-PORT STATIC RAM WITH 3.3V OR 2.5V INTER
IDT70T3399S133BF8	IDT	获取价格	Dual-Port SRAM, 128KX18, 15ns, CMOS, PBGA208, 15 X 15 MM, 1.40 MM HEIGHT, 0.80 MM PITCH, F
IDT70T3399S133BFG	IDT	获取价格	Dual-Port SRAM, 128KX18, 4.2ns, CMOS, CBGA208, 15 X 15 MM X 1.4 MM, 0.80 MM PITCH, GREEN,
IDT70T3399S133BFG8	IDT	获取价格	Dual-Port SRAM, 128KX18, 15ns, CMOS, PBGA208, 15 X 15 MM, 1.40 MM HEIGHT, 0.80 MM PITCH, F

与IDT70T3399S133BC相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

15
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

17
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

41
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

49

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT70T3399S133BC

IDT70T3399S133BC 技术参数

IDT70T3399S133BC 数据手册

与IDT70T3399S133BC相关器件

与IDT70T3399S133BC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT70T3399S133BC

IDT70T3399S133BC 技术参数

IDT70T3399S133BC 数据手册

与IDT70T3399S133BC相关器件

与IDT70T3399S133BC相关文章

您还可以找

您在本页遇到什么问题？