Datasheet > HY57V28820AT

HY57V28820AT

更新时间： 2024-11-23 23:57:11

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

HY57V28820AT 数据手册

HY57V28820A

Revision History

Revision 1.1 (Dec. 2000)

•

Eleminated -10 Bining product.

Changed DC Characteristics-ll.

- tCK

to 15ns from min in Test condition

to 120mA from 110mA

- -K IDD1

- -K IDD4 CL2 to 120mA from 100mA.

- -K IDD5

to 240mA from 220mA.

- -S IDD4 CL2 to 90mA from 100mA

•

Added Burst-Read-Single-Write commend in Commend Truth Table

1.2 : Hynix Change

1.3 : Burst read single write mode correction

Rev. 1.3/Aug. 01

12 3 4 5 6 7...14

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
HY57V28820AT-10	ETC	获取价格	x8 SDRAM
HY57V28820AT-6	ETC	获取价格	x8 SDRAM
HY57V28820AT-8	ETC	获取价格	x8 SDRAM
HY57V28820AT-H	ETC	获取价格	x8 SDRAM
HY57V28820AT-HI	HYNIX	获取价格	Synchronous DRAM, 16MX8, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
HY57V28820AT-I	ETC	获取价格	16Mx8\|3.3V\|4K\|K/H/P/S\|SDR SDRAM - 128M
HY57V28820AT-K	ETC	获取价格	x8 SDRAM
HY57V28820AT-KI	HYNIX	获取价格	Synchronous DRAM, 16MX8, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
HY57V28820AT-P	ETC	获取价格	x8 SDRAM
HY57V28820AT-PI	HYNIX	获取价格	Synchronous DRAM, 16MX8, 6ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54