Datasheet > HD74ACT107FPEL

HD74ACT107FPEL

更新时间： 2024-11-13 21:10:35

品牌	Logo	应用领域
瑞萨 - RENESAS		光电二极管输出元件逻辑集成电路触发器
页数	文件大小	规格书
7页	208K
描述
ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, SOP-14

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74ACT107FPEL 技术参数

生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP-14	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.29	系列：	ACT
JESD-30 代码：	R-PDSO-G14	长度：	10.06 mm
逻辑集成电路类型：	J-K FLIP-FLOP	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	传播延迟（tpd）：	14 ns
认证状态：	Not Qualified	座面最大高度：	2.2 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	NEGATIVE EDGE
宽度：	5.5 mm	最小 fmax：	80 MHz
Base Number Matches：	1

HD74ACT107FPEL 数据手册

HD74AC107/HD74ACT107

Dual JK Flip-Flop (with Separate Clear and Clock)

REJ03D0243–0200Z

(Previous ADE-205-363 (Z))

Rev.2.00

Jul.16.2004

Description

The HD74AC107/HD74ACT107 dual JK master/slave flip-flops have a separate clock for each flip-flop. Inputs to the

master section are controlled by the clock pulse. The clock pulse also regulates the state of the coupling transistors

which connect the master and slave sections. The sequence of operation is as follows: 1) isolate slave from master; 2)

enter information from J and K inputs to master; 3) disable J and K inputs; 4) transfer information from master to slave.

Features

•

Outputs Source/Sink 24 mA

HD74ACT107 has TTL-Compatible Inputs

•

Ordering Information: Ex. HD74AC107

Part Name

Package Type

Package Code Package Abbreviation Taping Abbreviation (Quantity)

HD74AC107FPEL SOP-14 pin (JEITA) FP-14DAV

HD74AC107RPEL SOP-14 pin (JEDEC) FP-14DNV

EL (2,000 pcs/reel)

EL (2,500 pcs/reel)

Notes: 1. Please consult the sales office for the above package availability.

2. The packages with lead-free pins are distinguished from the conventional products by adding V at the end of

the package code.

Pin Arrangement

J₁

K₁

Q₂

14 V_CC

13 C_D1

12 CP₁

11 K₂

10 C_D2

CP₂

GND 7

J₂

(Top view)

Rev.2.00, Jul.16.2004, page 1 of 6

12 3 4 5 6 7

中文翻译

下载PDF

与HD74ACT107FPEL相关器件

型号	品牌	获取价格	描述	数据表
HD74ACT107FPVEL	RENESAS	获取价格	ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, LEAD
HD74ACT107P	HITACHI	获取价格	ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, DP-1
HD74ACT107RP	ETC	获取价格	FLIP-FLOP\|DUAL\|J/K TYPE\|ACT-CMOS\|SOP\|14PIN\|PLASTIC
HD74ACT107RPEL	RENESAS	获取价格	ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, SOP-
HD74ACT107RP-EL	HITACHI	获取价格	暂无描述
HD74ACT107RPVEL	RENESAS	获取价格	ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, LEAD
HD74ACT107T	RENESAS	获取价格	暂无描述
HD74ACT107T	HITACHI	获取价格	J-K Flip-Flop, ACT Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, C
HD74ACT107T-EL	HITACHI	获取价格	暂无描述
HD74ACT109FP	ETC	获取价格	J-K-Type Flip-Flop

与HD74ACT107FPEL相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

26
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

10
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

11
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

32

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74ACT107FPEL

HD74ACT107FPEL 技术参数

HD74ACT107FPEL 数据手册

与HD74ACT107FPEL相关器件

与HD74ACT107FPEL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74ACT107FPEL

HD74ACT107FPEL 技术参数

HD74ACT107FPEL 数据手册

与HD74ACT107FPEL相关器件

与HD74ACT107FPEL相关文章

您还可以找

您在本页遇到什么问题？