5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> HD74ACT107RPVEL
HD74ACT107RPVEL PDF预览

HD74ACT107RPVEL

更新时间： 2024-11-13 13:08:15
品牌 Logo 应用领域
瑞萨 - RENESAS 触发器时钟
页数 文件大小 规格书
7页 209K
描述
ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, LEAD FREE, SOP-14

阅读下载

中文翻译

获取价格

HD74ACT107RPVEL 技术参数

是否无铅： 不含铅生命周期：Contact Manufacturer
零件包装代码：SOIC包装说明：SOP,
针数：14Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.29
系列：ACTJESD-30 代码：R-PDSO-G14
长度：8.65 mm逻辑集成电路类型：J-K FLIP-FLOP
位数：2功能数量：2
端子数量：14最高工作温度：85 °C
最低工作温度：-40 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
传播延迟（tpd）：14 ns认证状态：Not Qualified
座面最大高度：1.75 mm最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
触发器类型：NEGATIVE EDGE宽度：3.95 mm
最小 fmax：80 MHzBase Number Matches：1

HD74ACT107RPVEL 数据手册

 浏览型号HD74ACT107RPVEL的Datasheet PDF文件第2页浏览型号HD74ACT107RPVEL的Datasheet PDF文件第3页浏览型号HD74ACT107RPVEL的Datasheet PDF文件第4页浏览型号HD74ACT107RPVEL的Datasheet PDF文件第5页浏览型号HD74ACT107RPVEL的Datasheet PDF文件第6页浏览型号HD74ACT107RPVEL的Datasheet PDF文件第7页 
HD74AC107/HD74ACT107  
Dual JK Flip-Flop (with Separate Clear and Clock)  
REJ03D0243–0200Z  
(Previous ADE-205-363 (Z))  
Rev.2.00  
Jul.16.2004  
Description  
The HD74AC107/HD74ACT107 dual JK master/slave flip-flops have a separate clock for each flip-flop. Inputs to the  
master section are controlled by the clock pulse. The clock pulse also regulates the state of the coupling transistors  
which connect the master and slave sections. The sequence of operation is as follows: 1) isolate slave from master; 2)  
enter information from J and K inputs to master; 3) disable J and K inputs; 4) transfer information from master to slave.  
Features  
•
•
Outputs Source/Sink 24 mA  
HD74ACT107 has TTL-Compatible Inputs  
•
Ordering Information: Ex. HD74AC107  
Part Name  
Package Type  
Package Code Pabbreviation (Quantity)  
HD74AC107FPEL SOP-14 pin (JEITA) FP-14DAV  
HD74AC107RPEL SOP-14 pin (JEDEC) FP-14DNV  
000 pcs/reel)  
(2,500 pcs/reel)  
Notes: 1. Please consult the sales office for the abov
2. The packages with lead-free pins are disal products by adding V at the end of  
the package code.  
Pin Arrangement  
Q2  
Q2  
4
5
6
14 VCC  
13 CD1  
12 CP1  
11 K2  
10 CD2  
9
8
CP2  
GND 7  
J2  
(Top view)  
Rev.2.00, Jul.16.2004, page 1 of 6  
1234567

中文翻译

下载PDF

与HD74ACT107RPVEL相关器件

型号 品牌 获取价格 描述 数据表
HD74ACT107T RENESAS

获取价格

 		暂无描述
HD74ACT107T HITACHI

获取价格

 		J-K Flip-Flop, ACT Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, C
HD74ACT107T-EL HITACHI

获取价格

 		暂无描述
HD74ACT109FP ETC

获取价格

 		J-K-Type Flip-Flop
HD74ACT109P ETC

获取价格

 		J-K-Type Flip-Flop
HD74ACT112 HITACHI

获取价格

 		Dual JK Negative Edge-Triggered Flip-Flop
HD74ACT112FP HITACHI

获取价格

 		J-K Flip-Flop, ACT Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, C
HD74ACT112FP-EL RENESAS

获取价格

 		J-K Flip-Flop, ACT Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, C
HD74ACT112FPVEL RENESAS

获取价格

 		ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, LEAD
HD74ACT112P RENESAS

获取价格

 		ACT SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, DP-1

与HD74ACT107RPVEL相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证