是否无铅: | 含铅 | 是否Rohs认证: | 不符合 |
生命周期: | Transferred | 零件包装代码: | BGA |
包装说明: | FINE LINE, BGA-672 | 针数: | 672 |
Reach Compliance Code: | not_compliant | ECCN代码: | 3A991 |
HTS代码: | 8542.39.00.01 | 风险等级: | 5.05 |
最大时钟频率: | 160 MHz | JESD-30 代码: | S-PBGA-B672 |
JESD-609代码: | e0 | 长度: | 27 mm |
湿度敏感等级: | 3 | 专用输入次数: | 4 |
I/O 线路数量: | 376 | 输入次数: | 368 |
逻辑单元数量: | 8320 | 输出次数: | 368 |
端子数量: | 672 | 最高工作温度: | 85 °C |
最低工作温度: | 组织: | 4 DEDICATED INPUTS, 376 I/O | |
输出函数: | MACROCELL | 封装主体材料: | PLASTIC/EPOXY |
封装代码: | BGA | 封装等效代码: | BGA672,26X26,40 |
封装形状: | SQUARE | 封装形式: | GRID ARRAY |
峰值回流温度(摄氏度): | 220 | 电源: | 1.8,1.8/3.3 V |
可编程逻辑类型: | LOADABLE PLD | 传播延迟: | 1.58 ns |
认证状态: | Not Qualified | 座面最大高度: | 3.5 mm |
子类别: | Field Programmable Gate Arrays | 最大供电电压: | 1.89 V |
最小供电电压: | 1.71 V | 标称供电电压: | 1.8 V |
表面贴装: | YES | 技术: | CMOS |
温度等级: | OTHER | 端子面层: | Tin/Lead (Sn63Pb37) |
端子形式: | BALL | 端子节距: | 1 mm |
端子位置: | BOTTOM | 处于峰值回流温度下的最长时间: | 30 |
宽度: | 27 mm | Base Number Matches: | 1 |
型号 | 品牌 | 替代类型 | 描述 | 数据表 |
EP20K200EFC672-2X | ALTERA |
完全替代 |
Loadable PLD, 1.97ns, CMOS, PBGA672, FINE LINE, BGA-672 |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
EP20K200EFC672-2ES | ETC |
获取价格 |
FPGA | |
EP20K200EFC672-2X | ALTERA |
获取价格 |
Loadable PLD, 1.97ns, CMOS, PBGA672, FINE LINE, BGA-672 | |
EP20K200EFC672-3ES | ETC |
获取价格 |
FPGA | |
EP20K200EFC672-3V | ALTERA |
获取价格 |
Field Programmable Gate Array | |
EP20K200EFI484 | ALTERA |
获取价格 |
Loadable PLD, PBGA484, 23 X 23 MM, 1 MM PITCH, FINE LINE, BGA-484 | |
EP20K200EFI484-1ES | ETC |
获取价格 |
FPGA | |
EP20K200EFI484-2ES | ETC |
获取价格 |
FPGA | |
EP20K200EFI484-3ES | ETC |
获取价格 |
FPGA | |
EP20K200EFI484-3V | ALTERA |
获取价格 |
Field Programmable Gate Array | |
EP20K200EFI672 | ALTERA |
获取价格 |
Loadable PLD, PBGA672, 27 X 27 MM, 1 MM PITCH, FINE LINE, BGA-672 |