Datasheet > 驱动程序和接口 > 线路驱动器或接收器> DS92LV0412SQENOPB

DS92LV0412SQENOPB

更新时间： 2024-02-11 09:53:41

品牌	Logo	应用领域
美国国家半导体 - NSC		/
页数	文件大小	规格书
40页	943K
描述
IC LINE RECEIVER, QCC48, 7 X 7 MM, 0.80 MM HEIGHT, 0.50 MM PITCH, ROHS COMPLIANT, LLP-48, Line Driver or Receiver

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DS92LV0412SQENOPB 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	包装说明：	HVQCCN, LCC48,.27SQ,20
Reach Compliance Code：	compliant	ECCN代码：	5A991.B.1
HTS代码：	8542.39.00.01	风险等级：	5.11
差分输出：	NO	接口集成电路类型：	LINE DRIVER
JESD-30 代码：	S-PQCC-N48	JESD-609代码：	e3
长度：	7 mm	湿度敏感等级：	3
功能数量：	1	端子数量：	48
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	HVQCCN
封装等效代码：	LCC48,.27SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
电源：	1.8,3.3 V	认证状态：	Not Qualified
最大接收延迟：		接收器位数：	1
座面最大高度：	0.8 mm	子类别：	Line Driver or Receivers
最大压摆率：	95 mA	标称供电电压：	1.8 V
电源电压1-最大：	1.89 V	电源电压1-分钟：	1.71 V
电源电压1-Nom：	1.8 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7 mm	Base Number Matches：	1

DS92LV0412SQENOPB 数据手册

浏览型号DS92LV0412SQENOPB的Datasheet PDF文件第4页

浏览型号DS92LV0412SQENOPB的Datasheet PDF文件第5页

浏览型号DS92LV0412SQENOPB的Datasheet PDF文件第6页

浏览型号DS92LV0412SQENOPB的Datasheet PDF文件第8页

浏览型号DS92LV0412SQENOPB的Datasheet PDF文件第9页

浏览型号DS92LV0412SQENOPB的Datasheet PDF文件第10页

Pin Name

Pin #

I/O, Type Description

Optional Serial Bus Control

ID[x]

SCL

SDA

I, Analog

Serial Control Bus Device ID Address Select — Optional

Resistor to Ground and 10 kΩ pull-up to 1.8V rail. See .

I, LVCMOS Serial Control Bus Clock Input - Optional

Open Drain SCL requires an external pull-up resistor to 3.3V.

I/O, LVCMOS Serial Control Bus Data Input / Output - Optional

Open Drain SDA requires an external pull-up resistor 3.3V.

Power and Ground

VDDL

VDDA

VDDP

VDDSC

VDDTX

VDDIO

GND

6, 31

Power

Ground

Logic Power, 1.8 V ±5%

38, 43

Analog Power, 1.8 V ±5%

PLL Power, 1.8 V ±5%

46, 47

SSC Generator Power, 1.8 V ±5%

Channel Link LVDS Parallel Output Power, 1.8 V ±5%

LVCMOS I/O Power and Channel Link I/O Power 1.8 V ±5% OR 3.3 V ±10%

Ground

9, 14, 26, 32,

39, 44, 45, 48

DAP

Ground

DAP is the large metal contact at the bottom side, located at the center of the LLP

package. Connect to the ground plane (GND) with at least 9 vias.

NOTE: 1= HIGH, 0 L= LOW

The VDD (V_DDnand V_DDIO) supply ramp should be faster than 1.5 ms with a monotonic rise. If slower then 1.5 ms then a capacitor

on the PDB pin is needed to ensure PDB arrives after all the VDD have settled to the recommended operating voltage.

www.national.com

1...4 5 678 9 10...40

下载PDF

与DS92LV0412SQENOPB相关器件

型号	品牌	描述	获取价格	数据表
DS92LV0412SQNOPB	NSC	暂无描述	获取价格
DS92LV0412SQX	NSC	5 - 50 MHz Channel Link II Serializer/Deserializer with LVDS Parallel Interface	获取价格
DS92LV0412SQX/NOPB	TI	具有 LVDS 并行接口的 5 - 50MHz Channel Link II 解串器 \|	获取价格
DS92LV0412SQXNOPB	NSC	暂无描述	获取价格
DS92LV0421	NSC	10 - 75 MHz Channel Link II Serializer/Deserializer with LVDS Parallel Interface	获取价格
DS92LV0421	TI	具有 LVDS 并行接口的 10MHz 至 75MHz Channel-Link II 串	获取价格

与DS92LV0412SQENOPB相关文章

高性能TDA7293音频功率放大器技术特性与应用分析
2024-06-03

0
STM32H743技术深度剖析与应用案例探索
2024-05-30

19
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

18
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

14

产品中心

服务支持

精选活动

关于我们

帮助中心

DS92LV0412SQENOPB

DS92LV0412SQENOPB 技术参数

DS92LV0412SQENOPB 数据手册

与DS92LV0412SQENOPB相关器件

与DS92LV0412SQENOPB相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DS92LV0412SQENOPB

DS92LV0412SQENOPB 技术参数

DS92LV0412SQENOPB 数据手册

与DS92LV0412SQENOPB相关器件

与DS92LV0412SQENOPB相关文章

您还可以找

您在本页遇到什么问题？