5秒后页面跳转
捷配首页

Datasheet > DM54109/883
DM54109/883 PDF预览

DM54109/883

更新时间： 2024-11-14 20:41:43
品牌 Logo 应用领域
德州仪器 - TI 输出元件逻辑集成电路触发器
页数 文件大小 规格书
4页 99K
描述
TTL/H/L SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CERAMIC, DIP-16

阅读下载

中文翻译

获取价格

DM54109/883 技术参数

生命周期：Obsolete零件包装代码：DIP
包装说明：DIP,针数：16
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.74系列：TTL/H/L
JESD-30 代码：R-CDIP-T16逻辑集成电路类型：J-KBAR FLIP-FLOP
位数：2功能数量：2
端子数量：16最高工作温度：125 °C
最低工作温度：-55 °C输出极性：COMPLEMENTARY
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：DIP
封装形状：RECTANGULAR封装形式：IN-LINE
传播延迟（tpd）：18 ns认证状态：Not Qualified
筛选级别：MIL-STD-883座面最大高度：5.08 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
温度等级：MILITARY端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
触发器类型：POSITIVE EDGE宽度：7.62 mm
最小 fmax：30 MHzBase Number Matches：1

DM54109/883 数据手册

 浏览型号DM54109/883的Datasheet PDF文件第2页浏览型号DM54109/883的Datasheet PDF文件第3页浏览型号DM54109/883的Datasheet PDF文件第4页 
June 1989  
DM54109 Dual Positive-Edge-Triggered  
J-K Flip-Flops with Preset, Clear,  
and Complementary Outputs  
General Description  
This device contains two independent positive-edge-trig-  
gered J-K flip-flops with complementary outputs. The J and  
K data is accepted by the flip-flop on the rising edge of the  
clock pulse. The triggering occurs at a voltage level and is  
not directly related to the transition time of the rising edge of  
the clock. The data on the J and K inputs may be changed  
while the clock is high or low as long as setup and hold  
times are not violated. A low logic level on the preset or  
clear inputs will set or reset the outputs regardless of the  
logic levels of the other inputs.  
Connection Diagram  
Dual-In-Line Package  
TL/F/6537–1  
Order Number DM54109J or DM54109W  
See NS Package Number J16A or W16A  
Function Table  
Inputs  
CLK  
Outputs  
PR  
CLR  
J
K
Q
Q
L
H
L
H
L
X
X
X
X
X
L
X
X
X
L
H
L
L
H
L
X
H*  
L
H*  
H
H
H
H
H
H
H
H
H
H
H
u
u
u
u
L
H
L
L
Toggle  
H
H
X
Q
0
Q
0
H
X
H
L
Q
Q
0
0
e
e
H
L
High Logic Level  
Low Logic Level  
e
Rising Edge of Pulse.  
This configuration is nonstable; that is, it will not persist when preset  
and clear inputs return to their inactive (high) level.  
u
e
*
e
established.  
Q
The output logic level of Q before the indicated input conditions were  
0
e
each active transition of the clock pulse.  
Toggle  
Each output changes to the complement of its previous level on  
C
1995 National Semiconductor Corporation  
TL/F/6537  
RRD-B30M105/Printed in U. S. A.  
1234

中文翻译

下载PDF

与DM54109/883相关器件

型号 品牌 获取价格 描述 数据表
DM54109J TI

获取价格

 		TTL/H/L SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP1
DM54109J/883 ETC

获取价格

 		J-K-Type Flip-Flop
DM54109J/883B TI

获取价格

 		TTL/H/L SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP1
DM54109J/883C NSC

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,STD-TTL,DIP,16PIN,CERAMIC
DM54109J-MIL ETC

获取价格

 		J-K-Type Flip-Flop
DM54109W TI

获取价格

 		TTL/H/L SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP1
DM54109W/883 ETC

获取价格

 		J-K-Type Flip-Flop
DM54109W/883C NSC

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,STD-TTL,FP,16PIN,CERAMIC
DM54109W-MIL ETC

获取价格

 		J-K-Type Flip-Flop
DM5410DMQB TI

获取价格

 		IC,LOGIC GATE,3 3-INPUT NAND,STD-TTL,DIP,14PIN,CERAMIC

与DM54109/883相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证