Datasheet > 电信电路 > ATM/SONET/SDH 集成电路> CYS25G0101DX

CYS25G0101DX

更新时间： 2024-01-24 14:39:58

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		/
页数	文件大小	规格书
15页	214K
描述
SONET OC-48 Transceiver

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CYS25G0101DX 技术参数

生命周期：	Active	包装说明：	BGA, BGA100,10X10,40
Reach Compliance Code：	compliant	风险等级：	5.82
JESD-30 代码：	S-PBGA-B100	端子数量：	100
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA100,10X10,40	封装形状：	SQUARE
封装形式：	GRID ARRAY	电源：	1.5,3.3 V
认证状态：	Not Qualified	子类别：	ATM/SONET/SDH ICs
表面贴装：	YES	技术：	BICMOS
电信集成电路类型：	ATM/SONET/SDH TRANSCEIVER	温度等级：	COMMERCIAL
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	Base Number Matches：	1

CYS25G0101DX 数据手册

CYS25G0101DX

CDR PLL allows loop-timed operation of the transmit data path

while still meeting all Bellcore and ITU jitter requirements.

redundant SONET rings that are maintained in standby, the

CYS25G0101DX may also be dynamically powered down to

conserve system power.

Multiple loopback and loop-through modes are available for

both diagnostic and normal operation. For systems containing

Logic Block Diagram

(155.52 MHz)

RXCLK

TXCLKI

REFCLK±

TXD[15:0]

RXD[15:0]

FIFO_ERR TXCLKO

FIFO_RST

Input

Output

TX PLL

X16

÷16

Shifter

FIFO

÷16

Recovered

Bit-Clock

TX Bit-Clock

Shifter

RX CDR

PLL

Retimed

Data

Lock-to-Ref

LOOPTIME

DIAGLOOP

Lock-to-Data/

Clock Control

Logic

LINELOOP

LOOPA

OUT±

IN±

PWRDN LOCKREF SD LFI RESET

Document #: 38-02009 Rev. *J

Page 2 of 15

123 4 5 6 7...15

下载PDF

与CYS25G0101DX相关器件

型号	品牌	描述	获取价格	数据表
CYS25G0101DX_07	CYPRESS	SONET OC-48 Transceiver	获取价格
CYS25G0101DX_10	CYPRESS	SONET OC-48 Transceiver	获取价格
CYS25G0101DX-AEXC	CYPRESS	Transceiver, 1-Func, BICMOS, PQFP120, 14 X 14 MM, 1 MM HEIGHT, LEAD FREE, MS-026, TQFP-120	获取价格
CYS25G0101DX-ATC	CYPRESS	SONET OC-48 Transceiver	获取价格
CYS25G0101DX-ATI	CYPRESS	SONET OC-48 Transceiver	获取价格
CYS25G0101DX-ATXC	CYPRESS	SONET OC-48 Transceiver	获取价格