5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C185-20VI
CY7C185-20VI PDF预览

CY7C185-20VI

更新时间： 2024-11-18 21:53:59
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管输出元件输入元件
页数 文件大小 规格书
11页 200K
描述
8K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY7C185-20VI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SOJ包装说明：0.300 INCH, PLASTIC, SOJ-28
针数：28Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.32.00.41
风险等级：5.47Is Samacsys：N
最长访问时间：20 ns其他特性：TTL COMPATIBLE INPUTS/OUTPUTS; LOW POWER STANDBY MODE; AUTOMATIC POWER DOWN
I/O 类型：COMMONJESD-30 代码：R-PDSO-J28
JESD-609代码：e0长度：17.907 mm
内存密度：65536 bit内存集成电路类型：STANDARD SRAM
内存宽度：8湿度敏感等级：1
功能数量：1端子数量：28
字数：8192 words字数代码：8000
工作模式：ASYNCHRONOUS最高工作温度：85 °C
最低工作温度：-40 °C组织：8KX8
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：SOJ封装等效代码：SOJ28,.34
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：PARALLEL峰值回流温度（摄氏度）：220
电源：5 V认证状态：Not Qualified
座面最大高度：3.556 mm最大待机电流：0.015 A
最小待机电流：4.5 V子类别：SRAMs
最大压摆率：0.11 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：J BEND端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.5 mmBase Number Matches：1

CY7C185-20VI 数据手册

 浏览型号CY7C185-20VI的Datasheet PDF文件第2页浏览型号CY7C185-20VI的Datasheet PDF文件第3页浏览型号CY7C185-20VI的Datasheet PDF文件第4页浏览型号CY7C185-20VI的Datasheet PDF文件第5页浏览型号CY7C185-20VI的Datasheet PDF文件第6页浏览型号CY7C185-20VI的Datasheet PDF文件第7页 
185  
CY7C185  
8K x 8 Static RAM  
provided by an active LOW chip enable (CE1), an active HIGH  
chip enable (CE2), and active LOW output enable (OE) and  
three-state drivers. This device has an automatic power-down  
feature (CE1 or CE2), reducing the power consumption by 70%  
when deselected. The CY7C185 is in a standard 300-mil-wide  
DIP, SOJ, or SOIC package.  
Features  
• High speed  
— 15 ns  
• Fast tDOE  
• Low active power  
An active LOW write enable signal (WE) controls the writ-  
ing/reading operation of the memory. When CE1 and WE in-  
puts are both LOW and CE2 is HIGH, data on the eight data  
input/output pins (I/O0 through I/O7) is written into the memory  
location addressed by the address present on the address  
pins (A0 through A12). Reading the device is accomplished by  
selecting the device and enabling the outputs, CE1 and OE  
active LOW, CE2 active HIGH, while WE remains inactive or  
HIGH. Under these conditions, the contents of the location ad-  
dressed by the information on address pins are present on the  
eight data input/output pins.  
— 715 mW  
• Low standby power  
— 220 mW  
• CMOS for optimum speed/power  
• Easy memory expansion with CE1, CE2, and OE features  
• TTL-compatible inputs and outputs  
• Automatic power-down when deselected  
Functional Description[1]  
The input/output pins remain in a high-impedance state unless  
the chip is selected, outputs are enabled, and write enable  
(WE) is HIGH. A die coat is used to insure alpha immunity.  
The CY7C185 is a high-performance CMOS static RAM orga-  
nized as 8192 words by 8 bits. Easy memory expansion is  
Logic Block Diagram  
Pin Configurations  
DIP/SOJ/SOIC  
Top View  
NC  
V
CC  
1
2
3
4
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
A
WE  
CE  
4
A
5
2
A
A
3
6
A
A
2
A
1
7
5
I/O  
I/O  
0
A
8
6
7
8
9
10  
11  
12  
13  
14  
A
9
OE  
INPUT BUFFER  
A
A
A
A
0
10  
11  
12  
1
CE  
1
I/O  
7
I/O  
6
I/O  
5
I/O  
4
I/O  
3
A
1
A
2
I/O  
0
I/O  
1
I/O  
2
I/O  
I/O  
2
A
3
3
GND  
A
256 x 32 x 8  
ARRAY  
4
A
5
I/O  
I/O  
I/O  
I/O  
4
5
6
7
A
6
A
7
A
8
POWER  
DOWN  
CE  
1
COLUMN DECODER  
CE  
2
WE  
OE  
Selection Guide[2]  
7C185-15  
15  
7C185-20  
20  
7C185-25  
25  
7C185-35  
35  
Maximum Access Time (ns)  
Maximum Operating Current (mA)  
130  
110  
100  
100  
Maximum Standby Current (mA)  
40/15  
20/15  
20/15  
20/15  
Note:  
1. For guidelines on SRAM system design, please refer to the ‘System Design Guidelines’ Cypress application note, available on the internet at www.cypress.com.  
2. For military specifications, see the CY7C185A data sheet.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-05043 Rev. *A  
Revised September 13, 2002  
1234567...11

中文翻译

下载PDF

CY7C185-20VI 替代型号

型号 品牌 替代类型 描述 数据表
CY7C185-20VC CYPRESS

功能相似

 8K x 8 Static RAM

与CY7C185-20VI相关器件

型号 品牌 获取价格 描述 数据表
CY7C185-20VIT ETC

获取价格

 		x8 SRAM
CY7C185-20ZC CYPRESS

获取价格

 		8K x 8 Static RAM
CY7C185-25DC CYPRESS

获取价格

 		Standard SRAM, 8KX8, 25ns, CMOS, CDIP28, CERDIP-28
CY7C185-25DMB CYPRESS

获取价格

 		Standard SRAM, 8KX8, 25ns, CMOS, CDIP28,
CY7C185-25KMB CYPRESS

获取价格

 		Standard SRAM, 8KX8, 25ns, CMOS, CDFP28
CY7C185-25LC CYPRESS

获取价格

 		Standard SRAM, 8KX8, 25ns, CMOS, CQCC28, CERAMIC, LCC-28
CY7C185-25LMB CYPRESS

获取价格

 		Standard SRAM, 8KX8, 25ns, CMOS, CQCC28,
CY7C185-25PC CYPRESS

获取价格

 		8K x 8 Static RAM
CY7C185-25SC CYPRESS

获取价格

 		8K x 8 Static RAM
CY7C185-25SCT ETC

获取价格

 		x8 SRAM

与CY7C185-20VI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证