5秒后页面跳转
捷配首页

Datasheet > CY7C1018DV33-8VXC
CY7C1018DV33-8VXC PDF预览

CY7C1018DV33-8VXC

更新时间： 2024-11-07 15:30:15
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 静态存储器光电二极管内存集成电路
页数 文件大小 规格书
8页 136K
描述
Standard SRAM, 128KX8, 8ns, CMOS, PDSO32, 0.300 INCH, LEAD FREE, SOJ-32

阅读下载

中文翻译

获取价格

CY7C1018DV33-8VXC 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：SOJ
包装说明：SOJ, SOJ32,.34针数：32
Reach Compliance Code：compliantECCN代码：3A991.B.2.B
HTS代码：8542.32.00.41风险等级：5.77
最长访问时间：8 nsI/O 类型：COMMON
JESD-30 代码：R-PDSO-J32JESD-609代码：e4
长度：20.828 mm内存密度：1048576 bit
内存集成电路类型：STANDARD SRAM内存宽度：8
湿度敏感等级：3功能数量：1
端子数量：32字数：131072 words
字数代码：128000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：128KX8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SOJ
封装等效代码：SOJ32,.34封装形状：RECTANGULAR
封装形式：SMALL OUTLINE并行/串行：PARALLEL
峰值回流温度（摄氏度）：260电源：3.3 V
认证状态：Not Qualified座面最大高度：3.556 mm
最大待机电流：0.003 A最小待机电流：3 V
子类别：SRAMs最大压摆率：0.06 mA
最大供电电压 (Vsup)：3.63 V最小供电电压 (Vsup)：2.97 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：J BEND
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：20宽度：7.5819 mm
Base Number Matches：1

CY7C1018DV33-8VXC 数据手册

 浏览型号CY7C1018DV33-8VXC的Datasheet PDF文件第2页浏览型号CY7C1018DV33-8VXC的Datasheet PDF文件第3页浏览型号CY7C1018DV33-8VXC的Datasheet PDF文件第4页浏览型号CY7C1018DV33-8VXC的Datasheet PDF文件第5页浏览型号CY7C1018DV33-8VXC的Datasheet PDF文件第6页浏览型号CY7C1018DV33-8VXC的Datasheet PDF文件第7页 
PRELIMINARY  
CY7C1018DV33  
1-Mbit (128K x 8) Static RAM  
Features  
Functional Description[1]  
• Pin- and function-compatible with CY7C1018CV33  
• High speed  
The CY7C1018DV33 is a high-performance CMOS static  
RAM organized as 131,072 words by 8 bits. Easy memory  
expansion is provided by an active LOW Chip Enable (CE), an  
active LOW Output Enable (OE), and tri-state drivers. This  
device has an automatic power-down feature that significantly  
reduces power consumption when deselected.  
— tAA = 8 ns  
• Low Active Power  
— Icc = 75 mA @ 8 ns  
Writing to the device is accomplished by taking Chip Enable  
(CE) and Write Enable (WE) inputs LOW. Data on the eight  
I/O pins (I/O0 through I/O7) is then written into the location  
specified on the address pins (A0 through A16).  
• Low CMOS Standby Power  
— Isb2 = 3 mA  
• CMOS for optimum speed/power  
• Center power/ground pinout  
• Data retention at 2.0V  
Reading from the device is accomplished by taking Chip  
Enable (CE) and Output Enable (OE) LOW while forcing Write  
Enable (WE) HIGH. Under these conditions, the contents of  
the memory location specified by the address pins will appear  
on the I/O pins.  
• Automatic power-down when deselected  
• Easy memory expansion with CE and OE options  
• Available in Pb-Free 300-mil-wide 32-pin SOJ  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE  
HIGH), the outputs are disabled (OE HIGH), or during a write  
operation (CE LOW, and WE LOW).  
The CY7C1018DV33 is available in a standard Pb-Free  
300-mil-wide 32-Lead SOJ.  
Logic Block Diagram  
Pin Configurations  
SOJ  
Top View  
A
A
1
A
A
32  
31  
30  
1
0
16  
2
3
4
5
6
15  
A
A
14  
A
13  
2
A
I/O  
0
29  
28  
3
INPUT BUFFER  
CE  
OE  
I/O  
I/O  
I/O  
1
27  
26  
I/O  
A
0
0
1
7
A
A
2
1
I/O  
V
I/O  
2
7
8
9
10  
11  
12  
13  
6
25  
24  
23  
22  
21  
A
3
V
CC  
SS  
A
I/O  
4
3
V
512 x 256 x 8  
ARRAY  
V
CC  
I/O  
SS  
A
5
A
6
I/O  
I/O  
2
3
I/O  
4
5
4
A
7
I/O  
A
A
8
I/O  
5
WE  
A
4
12  
11  
A
A
20  
19  
I/O  
6
POWER  
DOWN  
A
5
COLUMN  
DECODER  
10  
14  
15  
16  
CE  
A
6
A
9
A
8
I/O  
7
18  
17  
WE  
A
7
OE  
Selection Guide  
CY7C1018DV33-8  
CY7C1018DV33-10  
Unit  
ns  
Maximum Access Time  
8
75  
3
10  
60  
3
Maximum Operating Current  
mA  
mA  
Maximum Standby Current  
Note:  
1. For guidelines on SRAM system designs, please refer to the ‘System Design Guidelines’ Cypress application note, available on the internet at www.cypress.com  
Cypress Semiconductor Corporation  
Document #: 38-05465 Rev. *C  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised January 11, 2005  
12345678

中文翻译

下载PDF

与CY7C1018DV33-8VXC相关器件

型号 品牌 获取价格 描述 数据表
CY7C1018DV33-8VXI CYPRESS

获取价格

 		Standard SRAM, 128KX8, 8ns, CMOS, PDSO32, 0.300 INCH, LEAD FREE, SOJ-32
CY7C1018V33 CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1018V33-10VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1018V33-12VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1018V33-12VCT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 12ns, CMOS, PDSO32, 0.300 INCH, SOJ-32
CY7C1018V33-15VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1018V33-15VCT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 15ns, CMOS, PDSO32, 0.300 INCH, SOJ-32
CY7C1018V33L-12VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1018V33L-15VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C1019 CYPRESS

获取价格

 		128K x 8 Static RAM

与CY7C1018DV33-8VXC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证