Datasheet > 微控制器和处理器 > 时钟发生器> AD9549ABCPZ-REEL7

AD9549ABCPZ-REEL7

更新时间： 2024-01-18 02:57:41

品牌	Logo	应用领域
亚德诺 - ADI		晶体时钟发生器微控制器和处理器外围集成电路 PC
页数	文件大小	规格书
76页	1905K
描述
Dual Input Network Clock Generator/Synchronizer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD9549ABCPZ-REEL7 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN,	针数：	64
Reach Compliance Code：	unknown	风险等级：	5.77
Is Samacsys：	N	JESD-30 代码：	S-XQCC-N64
JESD-609代码：	e3	长度：	9 mm
湿度敏感等级：	1	端子数量：	64
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	750 MHz	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	225
主时钟/晶体标称频率：	1000 MHz	认证状态：	COMMERCIAL
座面最大高度：	1 mm	最大供电电压：	1.89 V
最小供电电压：	1.71 V	标称供电电压：	1.8 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	9 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

AD9549ABCPZ-REEL7 数据手册

浏览型号AD9549ABCPZ-REEL7的Datasheet PDF文件第1页

浏览型号AD9549ABCPZ-REEL7的Datasheet PDF文件第2页

浏览型号AD9549ABCPZ-REEL7的Datasheet PDF文件第4页

浏览型号AD9549ABCPZ-REEL7的Datasheet PDF文件第5页

浏览型号AD9549ABCPZ-REEL7的Datasheet PDF文件第6页

AD9549

REVISION HISTORY

12/10—Rev. C to Rev. D

12/09—Rev. 0 to Rev. A

Changes to I_AVDD(Pin 19, Pin 23 to Pin 26, Pin 29, Pin 30,

Pin44, Pin 45) Parameter .................................................................4

Changes to Total Power Dissipation Parameter and Added

Endnote 4 ...........................................................................................5

Changes to Pin 59 Description......................................................11

Changes to Direct Digital Synthesizer (DDS) Section...............20

Changes to Power-Up Section.......................................................42

Changes to Address 0x0002 Default Value (in Table 13)...........48

Changes to Address 0x0400 and Address 0x40E Default Values

(in Table 13) .....................................................................................52

Added 64-Lead LFCSP (CP-64-7) ................................... Universal

Changes to Total Power Dissipation Parameter............................5

Changes to Serial Port Timing Specifications and

Propagation Delay Parameters ........................................................8

Added Exposed Paddle Notation to Figure 2; Changes to

Table 4...............................................................................................10

Corrected DDS Phase Offset Resolution from 16 Bits to

14 Bits Throughout; Change to Figure 25....................................20

Changes to Phase Lock Detection Section ..................................24

Change to Figure 30........................................................................25

Changes to Loss of Reference and Reference Frequency

5/10—Rev. B to Rev. C

Monitor Sections.............................................................................26

Change to Output Frequency Range Control Section ...............32

Change to Figure 46........................................................................36

Changes to Frequency Estimator Section....................................37

Changes to Programming Sequence Section ..............................42

Changes to Power Supply Partitioning Section...........................43

Change to Serial Control Port Section.........................................44

Changes to Figure 54 ......................................................................46

Added Exposed Paddle Notation to Outline Dimensions and

Changes to Ordering Guide...........................................................74

Deleted 64-Lead LFCSP (CP-64-1).................................. Universal

Changes to SYSCLK PLL Enabled/Minimum Differential Input

Level Parameter, Table 2...................................................................6

Updated Outline Dimensions........................................................74

Changes to Ordering Guide...........................................................74

1/10—Rev. A to Rev. B

Changes to I/O Register Map Section, Introduction and

Table 13.............................................................................................48

Changes to Register 0x0405 to Register 0x0408—Reserved

Section ..............................................................................................70

Added Register 0x0406—Part Version Section...........................71

8/07—Revision 0: Initial Version

Rev. D | Page 3 of 76

1 234 5 6 7...76

下载PDF

与AD9549ABCPZ-REEL7相关器件

型号	品牌	描述	获取价格	数据表
AD9549APCBZ	ADI	Dual Input Network Clock Generator/Synchronizer	获取价格
AD9549BCPZ	ADI	Dual Input Network Clock Generator/Synchronizer	获取价格
AD9549BCPZ-REEL7	ADI	IC 750 MHz, OTHER CLOCK GENERATOR, QCC64, 9 X 9 MM, ROHS COMPLIANT, MO-220VMMD, LFCSP-64,	获取价格
AD9549XCPZ	ADI	Dual Input Network Clock Generator/Synchronizer	获取价格
AD9550	ADI	Integer-N Clock Translator for Wireline Communications	获取价格
AD9550/PCBZ	ADI	Integer-N Clock Translator for Wireline Communications	获取价格

与AD9549ABCPZ-REEL7相关文章

资料手册解读：UC3842参数和管脚说明
2024-05-22

3
一文带你了解无源晶振的负载电容为何要加两颗谐振电容CL1和CL2
2024-05-22

4
玻璃管保险丝与陶瓷管保险丝：区别与替代性探讨
2024-05-22

3
PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

11

产品中心

服务支持

精选活动

关于我们

帮助中心

AD9549ABCPZ-REEL7

AD9549ABCPZ-REEL7 技术参数

AD9549ABCPZ-REEL7 数据手册

与AD9549ABCPZ-REEL7相关器件

与AD9549ABCPZ-REEL7相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD9549ABCPZ-REEL7

AD9549ABCPZ-REEL7 技术参数

AD9549ABCPZ-REEL7 数据手册

与AD9549ABCPZ-REEL7相关器件

与AD9549ABCPZ-REEL7相关文章

您还可以找

您在本页遇到什么问题？