Datasheet > AD9524

AD9524

更新时间： 2024-02-24 22:37:19

品牌	Logo	应用领域
亚德诺 - ADI		时钟发生器
页数	文件大小	规格书
56页	863K
描述
Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD9524 技术参数

Source Url Status Check Date：	2013-05-01 14:56:31.078	是否无铅：	含铅
是否Rohs认证：	符合	生命周期：	Not Recommended
包装说明：	HVQCCN,	针数：	48
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	7.26
JESD-30 代码：	S-XQCC-N48	JESD-609代码：	e3
长度：	7 mm	端子数量：	48
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	1000 MHz	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	主时钟/晶体标称频率：	250 MHz
座面最大高度：	1 mm	最大供电电压：	3.465 V
最小供电电压：	3.135 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	宽度：	7 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

AD9524 数据手册

Data Sheet

AD9524

Parameter

Min

Typ

Max

Unit

Test Conditions/Comments

Input Capacitance

Duty Cycle

Duty cycle bounds are set by pulse width high and pulse width low

Pulse Width Low

Pulse Width High

1.6

OSC_CTRL OUTPUT CHARACTERISTICS

Table 5.

Parameter

OUTPUT VOLTAGE

High

Min

Typ

Max

Unit Test Conditions/Comments

VDD3_PLL1 − 0.15

R_LOAD> 20 kΩ

Low

150

REF_TEST INPUT CHARACTERISTICS

Table 6.

Parameter

REF_TEST INPUT

Input Frequency Range

Input High Voltage

Input Low Voltage

Min

Max

250

0.8

Unit Test Conditions/Comments

MHz

2.0

PLL1 CHARACTERISTICS

Table 7

Parameter

Min

Typ

−226

Max

Unit

Test Conditions/Comments

PLL1 FIGURE OF MERIT (FOM)

MAXIMUM PFD FREQUENCY

Antibacklash Pulse Width

Minimum and Low

Maximum and High

dBc/Hz

MHz

PLL1 OUTPUT CHARACTERISTICS

Table 8.

Parameter¹

Min

Typ

Max

Unit Test Conditions/Comments

MAXIMUM OUTPUT FREQUENCY

Rise/Fall Time (20% to 80%)

Duty Cycle

250

387

MHz

665

15 pF load

f = 250 MHz

OUTPUT VOLTAGE HIGH

Output driver static

Load current = 10 mA

Load current = 1 mA

Output driver static

Load current = 10 mA

Load current = 1 mA

VDD3_PLL1 − 0.25

VDD3_PLL1 − 0.1

OUTPUT VOLTAGE LOW

0.2

0.1

¹CMOS driver strength = strong (see Table 52).

Rev. D | Page 7 of 56

1...4 5 678 9 10...56

下载PDF

与AD9524相关器件

型号	品牌	描述	获取价格	数据表
AD9524BCPZ	ADI	6 Output, Dual Loop Clock Generator	获取价格
AD9524BCPZ-REEL7	ADI	6 Output, Dual Loop Clock Generator	获取价格
AD9525	ADI	Low Jitter Clock Generator with Eight LVPECL Outputs	获取价格
AD9525/PCBZ	ADI	Low Jitter Clock Generator with Eight LVPECL Outputs	获取价格
AD9525/PCBZ-VCO	ADI	Low Jitter Clock Generator with Eight LVPECL Outputs	获取价格
AD9525BCPZ	ADI	Low Jitter Clock Generator with Eight LVPECL Outputs	获取价格