Datasheet > 97SD3248BRPQK

97SD3248BRPQK

更新时间： 2024-01-25 17:53:13

品牌	Logo	应用领域
麦斯威 - MAXWELL		动态存储器内存集成电路
页数	文件大小	规格书
40页	501K
描述
Synchronous DRAM, 32MX48, 6ns, CMOS, PQFP132, QFP-132

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

97SD3248BRPQK 技术参数

生命周期：	Transferred	包装说明：	QFF,
Reach Compliance Code：	unknown	风险等级：	5.7
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	6 ns
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	S-PQFP-F132
长度：	34.29 mm	内存密度：	1610612736 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	48
功能数量：	1	端口数量：	1
端子数量：	132	字数：	33554432 words
字数代码：	32000000	工作模式：	SYNCHRONOUS
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	32MX48	封装主体材料：	PLASTIC/EPOXY
封装代码：	QFF	封装形状：	SQUARE
封装形式：	FLATPACK	座面最大高度：	9.7028 mm
自我刷新：	YES	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	MILITARY	端子形式：	FLAT
端子节距：	0.635 mm	端子位置：	QUAD
总剂量：	100k Rad(Si) V	宽度：	34.29 mm
Base Number Matches：	1

97SD3248BRPQK 数据手册

97SD3248B

1.5Gb (8-Meg X 48-Bit X 4-Banks) SDRAM

TABLE 4. DC ELECTRICAL CHARACTERISTICS

(V_CC= 3.3V + 0.3V, V_CCQ = 3.3V + 0.3V, T_A= -55 TO 125°C, UNLESS OTHERWISE SPECIFIED)

P^ARAMETER

SYMBOL

TEST CONDITIONS

SUBGROUPS

MIN

MAX

UNITS

Standby Current in Power Down

( input signal stable)⁵

I_CC2PS

CKE = V_IL

t_CK= 0

1, 2, 3

Standby Current in non power down⁶

I_CC2N

I_CC2NS

I_CC3P

I_CC3PS

I_CC3N

I_CC3NS

I_CC4

CKE, CS = V_IH

t_CK= 12 ns

1, 2, 3

120

Standby Current in non power down⁷

( Input signal stable)

Active standby current in^1,2,4

power down

CKE = V_IH

t_CK= 0

CKE = V_IL

t_CK= 12 ns

Active standby current in power down

(input signal stable)^2,5

CKE = V_IL

t_CK= 0

Active standby power in non power

down^1,2,6

CKE, CS1-6 = V_IH

t_CK= 12 ns

180

Active standby current in non power

down ( input signal stable)^2,7

Burst Operating Current^1,2,8

CAS Latency = 2

CKE = V_IH

t_CK= 0

t_CK= min

BL = 4

660

870

CAS Latency = 3

Refresh Current³

Self Refresh current^9,10

I_CC5

I_CC6

t_RC= min

1, 2, 3

1320

V_IH>V_CC- 0.2V

V_IL< 0.2 V

Input Leakage Current - CLK

Input Leakage Current - All Other

Output Leakage Current

Output high voltage

I_LI

0<V_LI<V_CC

0<V_LO<V_CC

I_OH= -4mA

I_OL= 4 mA

1, 2, 3

-3

-6

I_LO

-1.5

2.4

1.5

V_OH

Output low voltage

V_OL

0.4

1. I_CC1depends on output load conditions when the device is selected. I_CC1(max) is specified with the output open.

2. One Bank Operation

3. Input signals are changed once per clock.

4. After power down mode, CLK operating current.

5. After power down mode, no CLK operating current.

6. Input signals are changed once per two clocks.

7. Input signals for V_IHor V_ILare fixed.

8. Input signals are changed once per four clocks.

9. After self refresh mode set, self refresh current.

10.Use Self Refresh for temperatures less than 70 °C O^NLY.

08.21.2013 Rev 2

All data sheets are subject to change without notice

1 2 345 6 7...40

下载PDF

与97SD3248BRPQK相关器件

型号	品牌	描述	获取价格	数据表
97SD3248RPME	MAXWELL	Synchronous DRAM, 32MX48, 6ns, CMOS, STACK, QFP-132	获取价格
97SD3248RPMI	MAXWELL	Synchronous DRAM, 32MX48, 6ns, CMOS, STACK, QFP-132	获取价格
97SD3248RPQE	MAXWELL	1.5Gb SDRAM 8-Meg X 48-Bit X 4-Banks	获取价格
97SD3248RPQH	MAXWELL	1.5Gb SDRAM 8-Meg X 48-Bit X 4-Banks	获取价格
97SD3248RPQI	MAXWELL	1.5Gb SDRAM 8-Meg X 48-Bit X 4-Banks	获取价格
97SD3248RPQK	MAXWELL	1.5Gb SDRAM 8-Meg X 48-Bit X 4-Banks	获取价格

与97SD3248BRPQK相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

15
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

12
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

9

产品中心

服务支持

精选活动

关于我们

帮助中心

97SD3248BRPQK

97SD3248BRPQK 技术参数

97SD3248BRPQK 数据手册

与97SD3248BRPQK相关器件

与97SD3248BRPQK相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

97SD3248BRPQK

97SD3248BRPQK 技术参数

97SD3248BRPQK 数据手册

与97SD3248BRPQK相关器件

与97SD3248BRPQK相关文章

您还可以找

您在本页遇到什么问题？