Datasheet > 8430DY-111

8430DY-111

更新时间： 2024-01-20 04:12:00

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
18页	172K
描述
Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, MS-026BBA, LQFP-32

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

8430DY-111 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	7 X 7 MM, 1.40 MM HEIGHT, MS-026BBA, LQFP-32	针数：	32
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.62
系列：	8430	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-PQFP-G32	JESD-609代码：	e0
长度：	7 mm	逻辑集成电路类型：	CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	2	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	峰值回流温度（摄氏度）：	240
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.015 ns
座面最大高度：	1.6 mm	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	7 mm
Base Number Matches：	1

8430DY-111 数据手册

700MHz, Low Jitter, Differential-to-

3.3V LVPECL Frequency Synthesizer

ICS8430-111

PRELIMINARY DATA SHEET

TERMINATION FOR 3.3V LVPECL OUTPUTS

The clock layout topology shown below is a typical termination

for LVPECL outputs. The two different layouts mentioned are

recommended only as guidelines.

drive 50Ω transmission lines. Matched impedance techniques

should be used to maximize operating frequency and minimize

signal distortion. Figures 5A and 5B show two different layouts

which are recommended only as guidelines. Other suitable clock

layouts may exist and it would be recommended that the board

designers simulate to guarantee compatibility across all printed

circuit and clock component process variations.

FOUT and nFOUT are low impedance follower outputs that

generate ECL/LVPECL compatible outputs. Therefore, termi-

nating resistors (DC current path to ground) or current sources

must be used for functionality. These outputs are designed to

3.3V

_o= 50Ω

125Ω

FOUT

FIN

Z_o= 50Ω

FOUT

FIN

50Ω

V_CC- 2V

RTT =

Z_o

RTT

((V_OH+ V_OL) / (V_CC– 2)) – 2

84Ω

FIGURE 5A. LVPECL OUTPUT TERMINATION

FIGURE 5B. LVPECL OUTPUT TERMINATION

ICS8430DY-111 REVISION F JUNE 22, 2009

1...9 10 111213 14 15...18

中文翻译

下载PDF

与8430DY-111相关器件

型号	品牌	获取价格	描述	数据表
8430DY-111LF	IDT	获取价格	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40
8430DY-111LFT	IDT	获取价格	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40
8430DY-111T	IDT	获取价格	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40
8430S07AKILF	IDT	获取价格	Clock Generator for Cavium Processors
8430S07AKILFT	IDT	获取价格	Clock Generator for Cavium Processors
8430S10AYI-02LFT	IDT	获取价格	Processor Specific Clock Generator, 133.333MHz, PQFP48, 7 X 7 MM, 1 MM HEIGHT, ROHS COMPLI
8430S10BYI-02LF	IDT	获取价格	Clock Generator for Cavium Processors
8430S10BYI-02LFT	IDT	获取价格	Clock Generator for Cavium Processors
8430S10BYI-03LF	IDT	获取价格	Clock Generator for Cavium Processors
8430S10BYI-03LFT	IDT	获取价格	Clock Generator for Cavium Processors

与8430DY-111相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

2
电感耐压值及其与电感大小的关系
2024-06-07

5
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

4
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

3

产品中心

服务支持

精选活动

关于我们

帮助中心

8430DY-111

8430DY-111 技术参数

8430DY-111 数据手册

与8430DY-111相关器件

与8430DY-111相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

8430DY-111

8430DY-111 技术参数

8430DY-111 数据手册

与8430DY-111相关器件

与8430DY-111相关文章

您还可以找

您在本页遇到什么问题？