Datasheet > 810252AGILF

810252AGILF

更新时间： 2024-11-05 01:11:39

品牌	Logo	应用领域
艾迪悌 - IDT		时钟光电二极管外围集成电路石英晶振压控振荡器晶体
页数	文件大小	规格书
16页	257K
描述
VCXO and Synchronous Ethernet Jit ter At tenuator

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

810252AGILF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	TSSOP-16	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.81
其他特性：	CAN ALSO OPERATES AT 2.5V SUPPLY	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e3	长度：	5 mm
湿度敏感等级：	1	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	25 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	电源：	2.5/3.3 V
主时钟/晶体标称频率：	25 MHz	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	Clock Generators
最大压摆率：	40 mA	最大供电电压：	3.465 V
最小供电电压：	3.135 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

810252AGILF 数据手册

VCXO and Synchronous Ethernet

Jitter Attenuator

810252I

Data Sheet

General Description

Features

The 810252I is a high performance, low jitter/low phase noise

VCXO. The 810252I uses a low frequency and low cost pullable

crystal to achieve jitter attenuation for synchronous Ethernet

applications. The 810252I can take an input of 25MHz and produce

two LVCMOS outputs of 25MHz.

• Two single-ended outputs (LVCMOS or LVTTL levels),

output Impedance: 15

• Phase jitter attenuation by the VCXO-PLL using a 25MHz pullable

external crystal (XTAL)

• Input frequencies: 25MHz or 125MHz

• Output frequency: 25MHz

The device is packaged in a small 16 lead TSSOP package and is

ideal for use on space constrained boards typically encountered in

most synchronous ethernet applications.

• PLL loop bandwidth adjustable by external components

• Full 3.3V or 2.5V supply voltage

• -40°C to 85°C ambient operating temperature

• Available in lead-free (RoHS 6) package

Applications

• Synchronous Ethernet v0.39a

• End equipment compliant with Std IEEE 802.039a

Pin Assignment

Block Diagram

CLK_IN

VDD

PLL_SEL

GND

(External Loop Filter Inputs)

LF1

LF0

PLL_SEL

V_DDO

LF0

GND

25MHz

XTAL_IN

V_DDA

V_DD

10 XTAL_OUT

GND

(25MHz or 125MHz

Input Frequency Auto Detect)

810252I

Pre-

Divider

Pulldown

CLK_IN

PFD

VCXO

25MHz

16-Lead TSSOP

4.4mm x 5.0mm x 0.925mm

package body

(÷1 or ÷5)

VCXO-PLL

G Package

Top View

Revision B March 3, 2016

12 3 4 5 6 7...16

中文翻译

下载PDF

与810252AGILF相关器件

型号	品牌	获取价格	描述	数据表
810252AGILFT	IDT	获取价格	VCXO and Synchronous Ethernet Jit ter At tenuator
810252AKI-03LF	IDT	获取价格	PLL Based Clock Driver
810252AKI-03T	IDT	获取价格	PLL Based Clock Driver
810252AYI-03LF	IDT	获取价格	PLL Based Clock Driver
810252BKI-02	IDT	获取价格	PLL Based Clock Driver, 810252 Series, 2 True Output(s), 0 Inverted Output(s), 5 X 5 MM, 0
810252BKI-02LF	IDT	获取价格	PLL Based Clock Driver, 810252 Series, 2 True Output(s), 0 Inverted Output(s), 5 X 5 MM, 0
810252BKI-02T	IDT	获取价格	PLL Based Clock Driver, 810252 Series, 2 True Output(s), 0 Inverted Output(s), 5 X 5 MM, 0
810252BKI-03LF	IDT	获取价格	VCXO Jitter Attenuator and FemtoClock™ Multip
810252BKI-03LFT	IDT	获取价格	VCXO Jitter Attenuator and FemtoClock™ Multip
810252BYI-03LF	IDT	获取价格	VCXO Jitter Attenuator and FemtoClock™ Multip

与810252AGILF相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

7
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

810252AGILF

810252AGILF 技术参数

810252AGILF 数据手册

与810252AGILF相关器件

与810252AGILF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

810252AGILF

810252AGILF 技术参数

810252AGILF 数据手册

与810252AGILF相关器件

与810252AGILF相关文章

您还可以找

您在本页遇到什么问题？