5秒后页面跳转
捷配首页

Datasheet > 74LVCH16374ADL,112
74LVCH16374ADL,112 PDF预览

74LVCH16374ADL,112

更新时间： 2024-11-06 14:14:35
品牌 Logo 应用领域
恩智浦 - NXP 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
20页 141K
描述
74LVC(H)16374A - 16-bit edge-triggered D-type flip-flop; 5 V tolerant; 3-state SSOP 48-Pin

阅读下载

中文翻译

获取价格

74LVCH16374ADL,112 技术参数

是否Rohs认证： 符合生命周期：Transferred
零件包装代码：SSOP包装说明：SSOP, SSOP48,.4
针数：48Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.14
系列：LVC/LCX/ZJESD-30 代码：R-PDSO-G48
JESD-609代码：e4长度：15.875 mm
负载电容（CL）：50 pF逻辑集成电路类型：BUS DRIVER
最大频率@ Nom-Sup：100000000 Hz最大I（ol）：0.024 A
湿度敏感等级：1位数：8
功能数量：2端口数量：2
端子数量：48最高工作温度：125 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装等效代码：SSOP48,.4
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
包装方法：TUBE峰值回流温度（摄氏度）：260
电源：3.3 VProp。Delay @ Nom-Sup：7 ns
传播延迟（tpd）：7.5 ns认证状态：Not Qualified
座面最大高度：2.8 mm子类别：FF/Latches
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：1.2 V
标称供电电压 (Vsup)：2.7 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：NICKEL PALLADIUM GOLD端子形式：GULL WING
端子节距：0.635 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30触发器类型：POSITIVE EDGE
宽度：7.5 mmBase Number Matches：1

74LVCH16374ADL,112 数据手册

 浏览型号74LVCH16374ADL,112的Datasheet PDF文件第2页浏览型号74LVCH16374ADL,112的Datasheet PDF文件第3页浏览型号74LVCH16374ADL,112的Datasheet PDF文件第4页浏览型号74LVCH16374ADL,112的Datasheet PDF文件第5页浏览型号74LVCH16374ADL,112的Datasheet PDF文件第6页浏览型号74LVCH16374ADL,112的Datasheet PDF文件第7页 
74LVC16374A; 74LVCH16374A  
16-bit edge-triggered D-type flip-flop; 5 V tolerant; 3-state  
Rev. 11 — 16 January 2013  
Product data sheet  
1. General description  
The 74LVC16374A and 74LVCH16374A are 16-bit edge-triggered flip-flops featuring  
separate D-type inputs with bus hold (74LVCH16374A only) for each flip-flop and 3-state  
outputs for bus-oriented applications. It consists of two sections of eight positive  
edge-triggered flip-flops. A clock input (nCP) and an output enable (nOE) are provided for  
each octal.  
The flip-flops store the state of their individual D-inputs that meet the set-up and hold time  
requirements on the LOW-to-HIGH clock (CP) transition.  
When pin nOE is LOW, the contents of the flip-flops are available at the outputs. When pin  
nOE is HIGH, the outputs go to the high-impedance OFF-state. Operation of input nOE  
does not affect the state of the flip-flops.  
Inputs can be driven from either 3.3 V or 5 V devices. When disabled, up to 5.5 V can be  
applied to the outputs. These features allow the use of these devices in mixed 3.3 V and  
5 V applications.  
Bus hold on data inputs eliminates the need for external pull-up resistors to hold unused  
inputs.  
2. Features and benefits  
5 V tolerant inputs/outputs for interfacing with 5 V logic  
Wide supply voltage range from 1.2 V to 3.6 V  
CMOS low power consumption  
Multibyte flow-through standard pinout architecture  
Low inductance multiple supply pins for minimum noise and ground bounce  
Direct interface with TTL levels  
All data inputs have bus hold (74LVCH16374A only)  
High-impedance outputs when VCC = 0 V  
Complies with JEDEC standard:  
JESD8-7A (1.65 V to 1.95 V)  
JESD8-5A (2.3 V to 2.7 V)  
JESD8-C/JESD36 (2.7 V to 3.6 V)  
ESD protection:  
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-B exceeds 200 V  
CDM JESD22-C101E exceeds 1000 V  
Specified from 40 C to +85 C and 40 C to +125 C  
 
 
1234567...20

中文翻译

下载PDF

74LVCH16374ADL,112 替代型号

型号 品牌 替代类型 描述 数据表
SN74LVC16374ADLG4 TI

功能相似

 16 BIT EDGE TRIGGERED D TYPE FLIP FLOP WITH 3 STATE OUTPUTS

与74LVCH16374ADL,112相关器件

型号 品牌 获取价格 描述 数据表
74LVCH16374ADLG4 TI

获取价格

 		16-BIT EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
74LVCH16374ADLRG4 TI

获取价格

 		16-BIT EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
74LVCH16374ADL-T ETC

获取价格

 		16-Bit D-Type Flip-Flop
74LVCH16374APAG IDT

获取价格

 		3.3V CMOS 16-BIT EDGE-TRIGGERED D-TYPE FLIPFLOP
74LVCH16374APAG8 IDT

获取价格

 		3.3V CMOS 16-BIT EDGE-TRIGGERED D-TYPE FLIPFLOP
74LVCH16374APVG IDT

获取价格

 		3.3V CMOS 16-BIT EDGE-TRIGGERED D-TYPE FLIPFLOP
74LVCH16374APVG8 IDT

获取价格

 		3.3V CMOS 16-BIT EDGE-TRIGGERED D-TYPE FLIPFLOP
74LVCH16374A-Q100 NEXPERIA

获取价格

 		16-bit edge-triggered D-type flip-flop; 5 V tolerant; 3-state
74LVCH16374DGG NXP

获取价格

 		2.5 V/3.3 V 16-bit edge-triggered D-type flip-flop; 3-state
74LVCH16374DGG-T NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, Bus Driver/Transceiver

与74LVCH16374ADL,112相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证