5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> 74LVCH16374DGG
74LVCH16374DGG PDF预览

74LVCH16374DGG

更新时间： 2024-11-05 06:31:55
品牌 Logo 应用领域
恩智浦 - NXP 总线驱动器总线收发器触发器逻辑集成电路光电二极管
页数 文件大小 规格书
17页 150K
描述
2.5 V/3.3 V 16-bit edge-triggered D-type flip-flop; 3-state

阅读下载

中文翻译

获取价格

74LVCH16374DGG 技术参数

生命周期：Transferred包装说明：TSSOP,
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.06Is Samacsys：N
系列：LVC/LCX/ZJESD-30 代码：R-PDSO-G48
长度：12.5 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER位数：8
功能数量：2端口数量：2
端子数量：48最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH传播延迟（tpd）：7 ns
认证状态：Not Qualified座面最大高度：1.2 mm
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：1.2 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL宽度：6.1 mm
Base Number Matches：1

74LVCH16374DGG 数据手册

 浏览型号74LVCH16374DGG的Datasheet PDF文件第2页浏览型号74LVCH16374DGG的Datasheet PDF文件第3页浏览型号74LVCH16374DGG的Datasheet PDF文件第4页浏览型号74LVCH16374DGG的Datasheet PDF文件第5页浏览型号74LVCH16374DGG的Datasheet PDF文件第6页浏览型号74LVCH16374DGG的Datasheet PDF文件第7页 
74ALVCH16374  
2.5 V/3.3 V 16-bit edge-triggered D-type flip-flop; 3-state  
Rev. 03 — 27 April 2010  
Product data sheet  
1. General description  
The 74ALVCH16374 is 16-bit edge-triggered flip-flop featuring separate D-type inputs for  
each flip-flop and 3-state outputs for bus oriented applications.  
Incorporates bus hold data inputs which eliminate the need for external pull-up or  
pull-down resistors to hold unused inputs.  
The 74ALVCH16374 consists of 2 sections of eight edge-triggered flip-flops. A clock (CP)  
input and an output enable (OE) are provided per 8-bit section.  
The flip-flops will store the state of their individual D-inputs that meet the set-up and hold  
time requirements on the LOW-to-HIGH CP transition.  
When OE is LOW, the contents of the flip-flops are available at the outputs. When OE is  
HIGH, the outputs go the high-impedance OFF-state. Operation of the OE input does not  
affect the state of the flip-flops.  
2. Features and benefits  
„ Wide supply voltage range from 1.2 V to 3.6 V  
„ Complies with JEDEC standard JESD8-B  
„ CMOS low power consumption  
„ MULTIBYTE flow-through standard pin-out architecture  
„ Low inductance multiple VCC and GND pins for minimum noise and ground bounce  
„ Direct interface with TTL levels  
„ All data inputs have bus hold  
„ Output drive capability 50 Ω transmission lines at 85 °C  
„ Current drive ±24 mA at VCC = 3.0 V  
1234567...17

中文翻译

下载PDF

与74LVCH16374DGG相关器件

型号 品牌 获取价格 描述 数据表
74LVCH16374DGG-T NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, Bus Driver/Transceiver
74LVCH16374DL-T NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, Bus Driver/Transceiver
74LVCH16540ADGG NXP

获取价格

 		Bus Driver, LVC/LCX/Z Series, 2-Func, 8-Bit, Inverted Output, CMOS, PDSO48
74LVCH16540ADL NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, INVERTED OUTPUT, PDSO48, Bus Driver/Transceiver
74LVCH16540APF IDT

获取价格

 		TVSOP-48, Tube
74LVCH16540APV IDT

获取价格

 		SSOP-48, Tube
74LVCH16541A NXP

获取价格

 		16-bit buffer/line driver 3-State
74LVCH16541ADGG NEXPERIA

获取价格

 		16-bit buffer/line driver; 3-stateProduction
74LVCH16541ADGG NXP

获取价格

 		16-bit buffer/line driver 3-State
74LVCH16541ADGG:11 NXP

获取价格

 		74LVCH16541A - 16-bit buffer/line driver; 3-state TSSOP 48-Pin

与74LVCH16374DGG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证