Datasheet > 74LVC1G17GV-Q100,125

74LVC1G17GV-Q100,125

更新时间： 2024-11-20 20:03:03

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
15页	159K
描述
Buffer, LVC/LCX/Z Series, 1-Func, 1-Input, CMOS, PDSO5

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC1G17GV-Q100,125 技术参数

生命周期：	Active	包装说明：	SSOP,
Reach Compliance Code：	unknown	风险等级：	5.58
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G5
长度：	2.9 mm	逻辑集成电路类型：	BUFFER
功能数量：	1	输入次数：	1
端子数量：	5	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	传播延迟（tpd）：	14 ns
筛选级别：	AEC-Q100	座面最大高度：	1.9 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.95 mm
端子位置：	DUAL	宽度：	1.5 mm
Base Number Matches：	1

74LVC1G17GV-Q100,125 数据手册

浏览型号74LVC1G17GV-Q100,125的Datasheet PDF文件第2页

浏览型号74LVC1G17GV-Q100,125的Datasheet PDF文件第3页

浏览型号74LVC1G17GV-Q100,125的Datasheet PDF文件第4页

浏览型号74LVC1G17GV-Q100,125的Datasheet PDF文件第5页

浏览型号74LVC1G17GV-Q100,125的Datasheet PDF文件第6页

浏览型号74LVC1G17GV-Q100,125的Datasheet PDF文件第7页

74LVC1G17-Q100

Single Schmitt trigger buffer

Rev. 1 — 9 July 2012

Product data sheet

1. General description

The 74LVC1G17-Q100 provides a buffer function with Schmitt trigger input. It is capable

of transforming slowly changing input signals into sharply defined outputs.

The input can be driven from either 3.3 V or 5 V devices. This feature allows the use of

this device in a mixed 3.3 V and 5 V environment.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing the damaging backflow current through the device

when it is powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Wide supply voltage range from 1.65 V to 5.5 V

 High noise immunity

 Complies with JEDEC standard

 JESD8-7 (1.65 V to 1.95 V)

 JESD8-5 (2.3 V to 2.7 V)

 JESD8B/JESD36 (2.7 V to 3.6 V)

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pf, R = 0 )

 24 mA output drive (V_CC= 3.0 V)

 CMOS low power consumption

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Unlimited rise and fall times

 Inputs accept voltages up to 5 V

 Multiple package options

12 3 4 5 6 7...15

中文翻译

下载PDF

与74LVC1G17GV-Q100,125相关器件

型号	品牌	获取价格	描述	数据表
74LVC1G17GW	NXP	获取价格	Single Schmitt-trigger buffer
74LVC1G17GW	NEXPERIA	获取价格	Single Schmitt trigger bufferProduction
74LVC1G17GW-Q100	NEXPERIA	获取价格	Single Schmitt trigger bufferProduction
74LVC1G17GW-Q100	NXP	获取价格	LVC/LCX/Z SERIES, 1-INPUT NON-INVERT GATE, PDSO5, 1.25 MM, PLASTIC, MO-203, SC-88A, SOT353
74LVC1G17GW-Q100,1	NXP	获取价格	74LVC1G17-Q100 - Single Schmitt trigger buffer TSSOP 5-Pin
74LVC1G17GX	NXP	获取价格	Single Schmitt trigger buffer
74LVC1G17GX	NEXPERIA	获取价格	Single Schmitt trigger bufferProduction
74LVC1G17GX4	NEXPERIA	获取价格	Single Schmitt trigger bufferProduction
74LVC1G17Q	DIODES	获取价格	Schmitt Trigger Single Buffer
74LVC1G17-Q100	NXP	获取价格	NXP Logic â Q100 logic portfolio

与74LVC1G17GV-Q100,125相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

24
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

16
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

48
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

46

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC1G17GV-Q100,125

74LVC1G17GV-Q100,125 技术参数

74LVC1G17GV-Q100,125 数据手册

与74LVC1G17GV-Q100,125相关器件

与74LVC1G17GV-Q100,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC1G17GV-Q100,125

74LVC1G17GV-Q100,125 技术参数

74LVC1G17GV-Q100,125 数据手册

与74LVC1G17GV-Q100,125相关器件

与74LVC1G17GV-Q100,125相关文章

您还可以找

您在本页遇到什么问题？