Datasheet > 74HCT573D/T3

74HCT573D/T3

更新时间： 2024-11-07 14:47:03

品牌	Logo	应用领域
恩智浦 - NXP		驱动光电二极管输出元件逻辑集成电路
页数	文件大小	规格书
21页	226K
描述
HCT SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HCT573D/T3 技术参数

生命周期：	Active	包装说明：	SOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.58	其他特性：	BROADSIDE VERSION OF 373
系列：	HCT	JESD-30 代码：	R-PDSO-G20
长度：	12.8 mm	逻辑集成电路类型：	BUS DRIVER
位数：	8	功能数量：	1
端口数量：	2	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
传播延迟（tpd）：	53 ns	座面最大高度：	2.65 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	宽度：	7.5 mm
Base Number Matches：	1

74HCT573D/T3 数据手册

74HC573; 74HCT573

Octal D-type transparent latch; 3-state

Rev. 6 — 26 January 2015

Product data sheet

1. General description

The 74HC573; 74HCT573 is a high-speed Si-gate CMOS device and is pin compatible

with Low-power Schottky TTL (LSTTL). It is specified in compliance with JEDEC standard

no. 7A.

The 74HC573; 74HCT573 has octal D-type transparent latches featuring separate D-type

inputs for each latch and 3-state true outputs for bus-oriented applications. A latch enable

(LE) input and an output enable (OE) input are common to all latches.

When LE is HIGH, data at the Dn inputs enter the latches. In this condition, the latches are

transparent, i.e. a latch output changes state each time its corresponding D input

changes.

When LE is LOW the latches store the information that was present at the D-inputs a

set-up time preceding the HIGH-to-LOW transition of LE. When OE is LOW, the contents

of the 8 latches are available at the outputs. When OE is HIGH, the outputs go to the

high-impedance OFF-state. Operation of the OE input does not affect the state of the

latches.

The 74HC573; 74HCT573 is functionally identical to:

• 74HC563; 74HCT563, but inverted outputs

• 74HC373; 74HCT373, but different pin arrangement

2. Features and benefits

 Input levels:

 For 74HC573: CMOS level

 For 74HCT573: TTL level

 Inputs and outputs on opposite sides of package allowing easy interface with

microprocessors

 Useful as input or output port for microprocessors and microcomputers

 3-state non-inverting outputs for bus-oriented applications

 Common 3-state output enable input

 Multiple package options

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V

 Specified from 40 C to +85 C and from 40 C to +125 C

12 3 4 5 6 7...21

中文翻译

下载PDF

与74HCT573D/T3相关器件

型号	品牌	获取价格	描述	数据表
74HCT573DB	NXP	获取价格	Octal D-type transparent latch; 3-state
74HCT573DB	PHILIPS	获取价格	D Latch, 1-Func, 8-Bit, CMOS, PDSO20
74HCT573D-Q100	NXP	获取价格	Octal D-type transparent latch; 3-state
74HCT573D-Q100	NEXPERIA	获取价格	Octal D-type transparent latch; 3-stateProduction
74HCT573D-T	ETC	获取价格	8-Bit D-Type Latch
74HCT573N	NXP	获取价格	Octal D-type transparent latch; 3-state
74HCT573PW	TI	获取价格	OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
74HCT573PW	NXP	获取价格	Octal D-type transparent latch; 3-state
74HCT573PW	PHILIPS	获取价格	D Latch, 1-Func, 8-Bit, CMOS, PDSO20
74HCT573PW	NEXPERIA	获取价格	Octal D-type transparent latch; 3-stateProduction

与74HCT573D/T3相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

13
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

34

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT573D/T3

74HCT573D/T3 技术参数

74HCT573D/T3 数据手册

与74HCT573D/T3相关器件

与74HCT573D/T3相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT573D/T3

74HCT573D/T3 技术参数

74HCT573D/T3 数据手册

与74HCT573D/T3相关器件

与74HCT573D/T3相关文章

您还可以找

您在本页遇到什么问题？