Datasheet > 74AHC257PW

74AHC257PW

更新时间： 2024-09-26 11:11:07

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
16页	596K
描述
Quad 2-input multiplexer; 3-stateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AHC257PW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	4.40 MM, PLASTIC, MO-153, SOT-403-1, TSSOP-16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.15
Is Samacsys：	N	系列：	AHC/VHC/H/U/V
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e4
长度：	5 mm	逻辑集成电路类型：	MULTIPLEXER
湿度敏感等级：	1	功能数量：	4
输入次数：	2	输出次数：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	18.5 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	Base Number Matches：	1

74AHC257PW 数据手册

74AHC257; 74AHCT257

Quad 2-input multiplexer; 3-state

Rev. 02 — 9 May 2008

Product data sheet

1. General description

The 74AHC257; 74AHCT257 is a high-speed Si-gate CMOS device and is pin compatible

with Low-power Schottky TTL (LSTTL). It is speciﬁed in compliance with JEDEC standard

No. 7-A.

The 74AHC257; 74AHCT257 has four identical 2-input multiplexers with 3-state outputs,

which select 4 bits of data from two sources and are controlled by a common data select

input (S). The data inputs from source 0 (1I0 to 4I0) are selected when input S is LOW and

the data inputs from source 1 (1I1 to 4I1) are selected when input S is HIGH. Data

appears at the outputs (1Y to 4Y) in true (non-inverting) form from the selected inputs.

The 74AHC257; 74AHCT257 is the logic implementation of a 4-pole 2-position switch,

where the position of the switch is determined by the logic levels applied to input S. The

outputs are forced to a high-impedance OFF-state when OE is HIGH.

The logic equations for the outputs are:

1Y = OE × (1I1 × S + 1I0 × S)

2Y = OE × (2I1 × S + 2I0 × S)

3Y = OE × (3I1 × S + 3I0 × S)

4Y = OE × (4I1 × S + 4I0 × S)

The 74AHC257; 74AHCT257 is identical to the 74AHC258; 74AHCT258, but has

non-inverting (true) outputs.

2. Features

I Balanced propagation delays

I All inputs have Schmitt-trigger actions

I Non-inverting data path

I Inputs accept voltages higher than V_CC

I Input levels:

N For 74AHC257: CMOS level

N For 74AHCT257: TTL level

I ESD protection:

N HBM EIA/JESD22-A114E exceeds 2000 V

N MM EIA/JESD22-A115-A exceeds 200 V

N CDM EIA/JESD22-C101C exceeds 1000 V

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and from −40 °C to +125 °C

12 3 4 5 6 7...16

中文翻译

下载PDF

与74AHC257PW相关器件

型号	品牌	获取价格	描述	数据表
74AHC257PW,112	NXP	获取价格	74AHC(T)257 - Quad 2-input multiplexer; 3-state TSSOP 16-Pin
74AHC257PWDH-T	NXP	获取价格	暂无描述
74AHC257PW-Q100	NEXPERIA	获取价格	Quad 2-input multiplexer; 3-state
74AHC257PW-T	NXP	获取价格	IC AHC/VHC/H/U/V SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, PDSO16, 4.40 MM,
74AHC257-Q100	NEXPERIA	获取价格	Quad 2-input multiplexer; 3-state
74AHC259	NXP	获取价格	8-bit addressable latch
74AHC259_08	NXP	获取价格	8-bit addressable latch
74AHC259D	PHILIPS	获取价格	D Latch, 1-Func, 8-Bit, CMOS, PDSO16,
74AHC259D	NXP	获取价格	8-bit addressable latch
74AHC259D,112	NXP	获取价格	IC AHC SERIES, OCTAL LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, 3.90 MM, PLASTIC, S

与74AHC257PW相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

11
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

14
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

81
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

72

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHC257PW

74AHC257PW 技术参数

74AHC257PW 数据手册

与74AHC257PW相关器件

与74AHC257PW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHC257PW

74AHC257PW 技术参数

74AHC257PW 数据手册

与74AHC257PW相关器件

与74AHC257PW相关文章

您还可以找

您在本页遇到什么问题？