5秒后页面跳转
捷配首页

Datasheet > 70T633S12BFG8
70T633S12BFG8 PDF预览

70T633S12BFG8

更新时间： 2024-09-18 18:37:31
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
27页 437K
描述
Multi-Port SRAM, 512KX18, 12ns, CMOS, PBGA208, 15 X 15 MM, 1.40 MM HEIGHT, 0.80 MM PITCH, GREEN, FPBGA-208

阅读下载

中文翻译

获取价格

70T633S12BFG8 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete包装说明：FBGA-208
Reach Compliance Code：compliantECCN代码：3A991
HTS代码：8542.32.00.41风险等级：5.45
Is Samacsys：N最长访问时间：12 ns
I/O 类型：COMMONJESD-30 代码：S-PBGA-B208
JESD-609代码：e1内存密度：9437184 bit
内存集成电路类型：MULTI-PORT SRAM内存宽度：18
湿度敏感等级：3功能数量：1
端口数量：2端子数量：208
字数：524288 words字数代码：512000
工作模式：ASYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：512KX18
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：BGA封装等效代码：BGA208,17X17,32
封装形状：SQUARE封装形式：GRID ARRAY
并行/串行：PARALLEL峰值回流温度（摄氏度）：260
电源：2.5,2.5/3.3 V认证状态：Not Qualified
最大待机电流：0.01 A最小待机电流：2.4 V
子类别：SRAMs最大压摆率：0.355 mA
最大供电电压 (Vsup)：2.6 V最小供电电压 (Vsup)：2.4 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Silver/Copper (Sn/Ag/Cu)端子形式：BALL
端子节距：0.8 mm端子位置：BOTTOM
处于峰值回流温度下的最长时间：30Base Number Matches：1

70T633S12BFG8 数据手册

 浏览型号70T633S12BFG8的Datasheet PDF文件第2页浏览型号70T633S12BFG8的Datasheet PDF文件第3页浏览型号70T633S12BFG8的Datasheet PDF文件第4页浏览型号70T633S12BFG8的Datasheet PDF文件第5页浏览型号70T633S12BFG8的Datasheet PDF文件第6页浏览型号70T633S12BFG8的Datasheet PDF文件第7页 
IDT70T633/1S  
HIGH-SPEED 2.5V  
512/256K x 18  
ASYNCHRONOUS DUAL-PORT  
STATIC RAM  
WITH 3.3V 0R 2.5V INTERFACE  
Š
Features  
◆
Full hardware support of semaphore signaling between  
ports on-chip  
Fully asynchronous operation from either port  
Separate byte controls for multiplexed bus and bus  
matching compatibility  
Sleep Mode Inputs on both ports  
Supports JTAG features compliant to IEEE 1149.1 in  
BGA-208 and BGA-256 packages  
Single 2.5V (±100mV) power supply for core  
LVTTL-compatible, selectable 3.3V (±150mV)/2.5V (±100mV)  
power supply for I/Os and control signals on each port  
Available in a 256-ball Ball Grid Array and 208-ball fine pitch  
Ball Grid Array  
Industrial temperature range (–40°C to +85°C) is available  
for selected speeds  
Green parts available, see ordering information  
◆
True Dual-Port memory cells which allow simultaneous  
access of the same memory location  
High-speed access  
◆
◆
◆
– Commercial:10/12/15ns(max.)  
– Industrial: 10/12ns(max.)  
RapidWrite Mode simplifies high-speed consecutive write  
cycles  
Dual chip enables allow for depth expansion without  
external logic  
IDT70T633/1 easily expands data bus width to 36 bits or  
more using the Master/Slave select when cascading more  
than one device  
◆
◆
◆
◆
◆
◆
◆
◆
◆
◆
◆
M/S = VIH for BUSY output flag on Master,  
M/S = VIL for BUSY input on Slave  
Busy and Interrupt Flags  
◆
◆
On-chip port arbitration logic  
Functional Block Diagram  
U B  
L
L
U B  
R
L B  
LB  
R
R/W L  
R/W R  
B
E
0
L
B
E
1
L
B
E
1
R
B
E
0
C E 0L  
C E 0R  
R
CE1L  
CE1R  
OEL  
OER  
Dout0-8_L  
Dout9-17_L  
Dout0-8_R  
Dout9-17_R  
512/256K x 18  
MEMORY  
ARRAY  
Din_L  
I/O0L- I/O17L  
Din_R  
I/O0R - I/O17R  
(1)  
A
A
18R  
0R  
(1)  
Address  
Decoder  
Address  
Decoder  
A
18L  
ADDR_L  
ADDR_R  
A
0L  
TDI  
TCK  
TMS  
JTAG  
OE  
L
OER  
ARBITRATION  
TDO  
T
R
ST  
INTERRUPT  
SEMAPHORE  
LOGIC  
C E 0R  
CE1R  
C E 0L  
CE1L  
R/WL  
R/W  
R
(2,3)  
L
(2,3)  
R
B U S Y  
S EM  
INT  
B U S Y  
S E M  
M/S  
L
R
(3)  
(3)  
R
L
IN T  
ZZ  
CONTROL  
LOGIC  
(4)  
(4)  
ZZR  
ZZ  
L
NOTES:  
1. Address A18x is a NC for IDT70T631.  
5670 drw 01  
2. BUSY is an input as a Slave (M/S=VIL) and an output when it is a Master (M/S=VIH).  
BUSY and INT are non-tri-state totem-pole outputs (push-pull).  
3
4. The sleep mode pin shuts off all dynamic inputs, except JTAG inputs, when asserted. OPTx, INTx, M/S and the  
sleep mode pins themselves (ZZx) are not affected during sleep mode.  
JUNE 2012  
1
DSC-5670/9  
©2012IntegratedDeviceTechnology,Inc.  
1234567...27

中文翻译

下载PDF

与70T633S12BFG8相关器件

型号 品牌 获取价格 描述 数据表
70T633S12BFGI IDT

获取价格

 		HIGH-SPEED 2.5V 512/256K x 18 ASYNCHRONOUS DUAL-PORT STATIC RAM
70T633S12BFGI8 IDT

获取价格

 		HIGH-SPEED 2.5V 512/256K x 18 ASYNCHRONOUS DUAL-PORT STATIC RAM
70T633S12DD8 IDT

获取价格

 		Multi-Port SRAM, 512KX18, 12ns, CMOS, PQFP144
70T633S12DDG IDT

获取价格

 		Dual-Port SRAM, 512KX18, 12ns, CMOS, PQFP144, 20 X 20 MM, 1.40 MM HIEGHT, GREEN, TQFP-144
70T633S12DDG8 IDT

获取价格

 		Multi-Port SRAM, 512KX18, 12ns, CMOS, PQFP144
70T633S12DDGI8 IDT

获取价格

 		Multi-Port SRAM, 512KX18, 12ns, CMOS, PQFP144
70T633S12DDI8 IDT

获取价格

 		Multi-Port SRAM, 512KX18, 12ns, CMOS, PQFP144
70T633S15BCG IDT

获取价格

 		HIGH-SPEED 2.5V 512/256K x 18 ASYNCHRONOUS DUAL-PORT STATIC RAM
70T633S15BCG8 IDT

获取价格

 		HIGH-SPEED 2.5V 512/256K x 18 ASYNCHRONOUS DUAL-PORT STATIC RAM
70T633S15BCGI IDT

获取价格

 		HIGH-SPEED 2.5V 512/256K x 18 ASYNCHRONOUS DUAL-PORT STATIC RAM

与70T633S12BFG8相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证