5秒后页面跳转
ZL50017QCC PDF预览

ZL50017QCC

更新时间: 2024-01-25 14:14:48
品牌 Logo 应用领域
加拿大卓联 - ZARLINK 开关电信集成电路电信转换电路电信电路
页数 文件大小 规格书
51页 500K
描述
1 K Digital Switch

ZL50017QCC 技术参数

是否Rohs认证: 不符合生命周期:Transferred
包装说明:LFQFP, QFP256,1.2SQ,16Reach Compliance Code:compliant
HTS代码:8542.39.00.01风险等级:5.73
JESD-30 代码:S-PQFP-G256JESD-609代码:e0
长度:28 mm湿度敏感等级:3
功能数量:1端子数量:256
最高工作温度:85 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:LFQFP
封装等效代码:QFP256,1.2SQ,16封装形状:SQUARE
封装形式:FLATPACK, LOW PROFILE, FINE PITCH峰值回流温度(摄氏度):225
电源:1.8,3.3 V认证状态:Not Qualified
座面最大高度:1.6 mm子类别:Other Telecom ICs
标称供电电压:1.8 V表面贴装:YES
电信集成电路类型:DIGITAL TIME SWITCH温度等级:INDUSTRIAL
端子面层:Tin/Lead (Sn/Pb)端子形式:GULL WING
端子节距:0.4 mm端子位置:QUAD
处于峰值回流温度下的最长时间:30宽度:28 mm
Base Number Matches:1

ZL50017QCC 数据手册

 浏览型号ZL50017QCC的Datasheet PDF文件第2页浏览型号ZL50017QCC的Datasheet PDF文件第3页浏览型号ZL50017QCC的Datasheet PDF文件第4页浏览型号ZL50017QCC的Datasheet PDF文件第6页浏览型号ZL50017QCC的Datasheet PDF文件第7页浏览型号ZL50017QCC的Datasheet PDF文件第8页 
ZL50017  
Data Sheet  
List of Tables  
Table 1 - Delay for Variable Delay Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22  
Table 2 - Connection Memory Low After Block Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24  
Table 3 - Address Map for Registers (A13 = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27  
Table 4 - Control Register (CR) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28  
Table 5 - Internal Mode Selection Register (IMS) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30  
Table 6 - Software Reset Register (SRR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31  
Table 7 - Data Rate Selection Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31  
Table 8 - Internal Flag Register (IFR) Bits - Read Only . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32  
Table 9 - Stream Input Control Register 0 - 15 (SICR0 - 15) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32  
Table 10 - Stream Output Control Register 0 - 15 (SOCR0 - 15) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33  
Table 11 - Address Map for Memory Locations (A13 = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34  
Table 12 - Connection Memory Low (CM_L) Bit Assignment when CMM = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35  
Table 13 - Connection Memory Low (CM_L) Bit Assignment when CMM = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36  
5
Zarlink Semiconductor Inc.  

与ZL50017QCC相关器件

型号 品牌 描述 获取价格 数据表
ZL50017QCG1 ZARLINK 1 K Digital Switch

获取价格

ZL50018 ZARLINK 2 K Digital Switch with Enhanced Stratum 3 DPLL

获取价格

ZL50018_06 ZARLINK 2 K Digital Switch with Enhanced Stratum 3 DPLL

获取价格

ZL50018GAC ZARLINK 2 K Digital Switch with Enhanced Stratum 3 DPLL

获取价格

ZL50018GAG2 ZARLINK 2 K Digital Switch with Enhanced Stratum 3 DPLL

获取价格

ZL50018QCC ZARLINK 2 K Digital Switch with Enhanced Stratum 3 DPLL

获取价格