5秒后页面跳转
V61C518256-12T PDF预览

V61C518256-12T

更新时间: 2024-09-14 03:21:07
品牌 Logo 应用领域
MOSEL 内存集成电路静态存储器光电二极管
页数 文件大小 规格书
12页 61K
描述
32K X 8 HIGH SPEED STATIC RAM

V61C518256-12T 技术参数

是否Rohs认证:不符合生命周期:Obsolete
零件包装代码:TSOP包装说明:TSOP1, TSSOP28,.53,22
针数:28Reach Compliance Code:unknown
ECCN代码:EAR99HTS代码:8542.32.00.41
风险等级:5.43Is Samacsys:N
最长访问时间:12 nsI/O 类型:COMMON
JESD-30 代码:R-PDSO-G28JESD-609代码:e0
长度:11.8 mm内存密度:262144 bit
内存集成电路类型:STANDARD SRAM内存宽度:8
功能数量:1端子数量:28
字数:32768 words字数代码:32000
工作模式:ASYNCHRONOUS最高工作温度:70 °C
最低工作温度:组织:32KX8
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:TSOP1封装等效代码:TSSOP28,.53,22
封装形状:RECTANGULAR封装形式:SMALL OUTLINE, THIN PROFILE
并行/串行:PARALLEL峰值回流温度(摄氏度):NOT SPECIFIED
电源:5 V认证状态:Not Qualified
座面最大高度:1.2 mm最大待机电流:0.00015 A
最小待机电流:2 V子类别:SRAMs
最大压摆率:0.11 mA最大供电电压 (Vsup):5.5 V
最小供电电压 (Vsup):4.5 V标称供电电压 (Vsup):5 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子面层:Tin/Lead (Sn/Pb)
端子形式:GULL WING端子节距:0.55 mm
端子位置:DUAL处于峰值回流温度下的最长时间:NOT SPECIFIED
宽度:8 mmBase Number Matches:1

V61C518256-12T 数据手册

 浏览型号V61C518256-12T的Datasheet PDF文件第2页浏览型号V61C518256-12T的Datasheet PDF文件第3页浏览型号V61C518256-12T的Datasheet PDF文件第4页浏览型号V61C518256-12T的Datasheet PDF文件第5页浏览型号V61C518256-12T的Datasheet PDF文件第6页浏览型号V61C518256-12T的Datasheet PDF文件第7页 
PRELIMINARY  
V61C518256  
MO SEL VITELIC  
32K X 8 HIGH SPEED  
STATIC RAM  
Features  
Description  
High-speed: 10, 12, 15 ns  
Low Power Dissipation:  
– CMOS Standby: 0.5 mA (Max.)  
Fully static operation  
All inputs and outputs directly compatible  
Three state outputs  
Ultra low data retention current (V = 2V)  
The V61C518256 is a 262,144-bit static random  
access memory organized as 32,768 words by 8  
bits. It is built with MOSEL VITELIC’s high  
performance CMOS process. Inputs and three-  
state outputs are TTL compatible and allow for  
direct interfacing with common system bus  
structures.  
CC  
Single 5V ± 10% Power Supply  
Packages  
– 28-pin TSOP (Standard)  
– 28-pin 300 mil SOJ  
Functional Block Diagram  
A0  
A1  
VCC  
GND  
Row  
Decoder  
512 x 512  
Memory Array  
A6  
A10  
A13  
A14  
I/O0  
Column I/O  
Input  
Data  
Circuit  
Column Decoder  
I/O7  
A2  
A5 A11 A12  
CE  
OE  
WE  
Control  
Circuit  
518256-01  
Device Usage Chart  
Operating  
Temperature  
Range  
Package Outline  
Access Time (ns)  
Temperature  
Mark  
T
N
R
10  
12  
15  
0°C to 70 °C  
Blank  
V61C518256 Rev. 0.3 July 1998  
1

与V61C518256-12T相关器件

型号 品牌 获取价格 描述 数据表
V61C518256-15R MOSEL

获取价格

32K X 8 HIGH SPEED STATIC RAM
V61C518256-15T MOSEL

获取价格

32K X 8 HIGH SPEED STATIC RAM
V61C62P45 ETC

获取价格

x4 SRAM
V61C62P45I ETC

获取价格

x4 SRAM
V61C62P45L ETC

获取价格

x4 SRAM
V61C62P45LI ETC

获取价格

x4 SRAM
V61C62P55 ETC

获取价格

x4 SRAM
V61C62P55I ETC

获取价格

x4 SRAM
V61C62P55L ETC

获取价格

x4 SRAM
V61C62P55LI ETC

获取价格

x4 SRAM