5秒后页面跳转
UPD72107L PDF预览

UPD72107L

更新时间: 2024-11-19 22:52:35
品牌 Logo 应用领域
日电电子 - NEC 微控制器和处理器串行IO控制器通信控制器外围集成电路数据传输时钟
页数 文件大小 规格书
32页 180K
描述
LAP-B CONTROLLER(Link Access Procedure Balanced mode)

UPD72107L 技术参数

生命周期:Obsolete零件包装代码:QFJ
包装说明:QCCJ,针数:68
Reach Compliance Code:unknownHTS代码:8542.31.00.01
风险等级:5.8Is Samacsys:N
地址总线宽度:24最大时钟频率:8.2 MHz
通信协议:SYNC, HDLC数据编码/解码方法:NRZ; NRZI
最大数据传输速率:0.5 MBps外部数据总线宽度:16
JESD-30 代码:S-PQCC-J68长度:24.2 mm
串行 I/O 数:1端子数量:68
最高工作温度:85 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:QCCJ
封装形状:SQUARE封装形式:CHIP CARRIER
认证状态:Not Qualified座面最大高度:4.6 mm
最大供电电压:5.5 V最小供电电压:4.5 V
标称供电电压:5 V表面贴装:YES
技术:CMOS温度等级:INDUSTRIAL
端子形式:J BEND端子节距:1.27 mm
端子位置:QUAD宽度:24.2 mm
uPs/uCs/外围集成电路类型:SERIAL IO/COMMUNICATION CONTROLLER, SERIALBase Number Matches:1

UPD72107L 数据手册

 浏览型号UPD72107L的Datasheet PDF文件第2页浏览型号UPD72107L的Datasheet PDF文件第3页浏览型号UPD72107L的Datasheet PDF文件第4页浏览型号UPD72107L的Datasheet PDF文件第5页浏览型号UPD72107L的Datasheet PDF文件第6页浏览型号UPD72107L的Datasheet PDF文件第7页 
DATA SHEET  
MOS INTEGRATED CIRCUIT  
µPD72107  
LAP-B CONTROLLER  
Link Access Procedure Balanced mode  
The µPD72107 is an LSI that supports LAP-B protocol specified by the ITU-T recommended X.25 on a single  
chip.  
FEATURES  
• Memory-based interface  
Memory-based command  
Memory-based status  
• Complied with ITU-T recommended X.25 (LAP-B84  
edition)  
HDLC frame control  
Memory-based transmit/receive data  
• MAX.4 Mbps serial transfer rate  
• NRZ, NRZI coding  
Sequence control  
Flow control  
• ITU-T recommended X.75 supported  
• TTC standard JT-T90 supported  
• Optional functions  
Option frame  
Global address frame  
Error check deletion frame  
• Powerful test functions  
Data loopback function  
Loopback test link function  
Frame trace function  
• Abundant statistical information  
• Detailed mode setting function  
• Modem control function  
• On-chip DMAC (Direct Memory Access Controller)  
24-bit address  
Byte/word transfer enabled (switch with external pin)  
ORDERING INFORMATION  
Part Number  
µPD72107CW  
µPD72107GC-3B9  
µPD72107L  
Package  
64-pin plastic shrink DIP (750 mils)  
80-pin plastic QFP (14 x 14 mm)  
68-pin plastic QFJ (950 x 950 mils)  
The information in this document is subject to change without notice.  
Document No. S12962EJ5V0DS00 (5th edition)  
Date Published October 1998 N CP(K)  
Printed in Japan  
1998  
©

与UPD72107L相关器件

型号 品牌 获取价格 描述 数据表
UPD7210C ETC

获取价格

GPIB Interface/Controller
UPD7210D ETC

获取价格

GENERAL PURPOSE INTERFACE BUS-INTERFACE CONTROLLER
UPD72111CW ETC

获取价格

SCSI Bus Interface/Controller
UPD72111GJ-5BJ ETC

获取价格

SCSI Bus Interface/Controller
UPD72111L ETC

获取价格

SCSI Bus Interface/Controller
UPD72120 NEC

获取价格

Advenced Graphics Display Controller
UPD72120GJ-5BG ETC

获取价格

Graphics Processor
UPD72120J-5BG ETC

获取价格

Graphics Processor
UPD72120L ETC

获取价格

Graphics Processor
UPD72120R ETC

获取价格

Graphics Processor