Datasheet > 逻辑 > 触发器/锁存器> TC74AC109FN-ELP

TC74AC109FN-ELP

更新时间： 2024-11-20 13:01:23

品牌	Logo	应用领域
东芝 - TOSHIBA		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
9页	313K
描述
IC AC SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, 0.150 INCH, PLASTIC, SOIC-16, FF/Latch

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

TC74AC109FN-ELP 技术参数

生命周期：	End Of Life	零件包装代码：	SOIC
包装说明：	SOP,	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.2	其他特性：	50 OHM LINE DRIVE CAPABILITY FOR < = 10MS ONE O/P AT A TIME
系列：	AC	JESD-30 代码：	R-PDSO-G16
长度：	9.9 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-KBAR FLIP-FLOP	位数：	2
功能数量：	2	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	传播延迟（tpd）：	10 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	3.9 mm	最小 fmax：	100 MHz
Base Number Matches：	1

TC74AC109FN-ELP 数据手册

TC74AC109P/F/FN

TOSHIBA CMOS Digital Integrated Circuit Silicon Monolithic

TC74AC109P,TC74AC109F,TC74AC109FN

Dual J-K Flip Flop with Preset and Clear

Note: xxxFN (JEDEC SOP) is not available in

Japan.

The TC74AC109 is an advanced high speed CMOS DUAL J- K

FLIP FLOP fabricated with silicon gate and double-layer metal

wiring C²MOS technology.

TC74AC109P

It achieves the high speed operation similar to equivalent

Bipolar Schottky TTL while maintaining the CMOS low power

dissipation.

In accordance with the logic level given J and K input this

device changes state on positive going transition of the clock

pulse. CLEAR and PRESET are independent of the clock and

accomplished by a low logic level on the corresponding input.

All inputs are equipped with protection circuits against static

TC74AC109F

discharge or transient excess voltage.

Features

•

High speed: f

= 200 MHz (typ.) at V

= 5 V

max

Low power dissipation: I

= 4 μA (max) at Ta = 25°C

High noise immunity: V

= V

= 28% V

(min)

NIH

NIL

Symmetrical output impedance: |I | = I

= 24 mA (min)

Capability of driving 50 Ω

transmission lines.

TC74AC109FN

∼

−

pHL

•

Balanced propagation delays: t

pLH

Wide operating voltage range: V

(opr) = 2 to 5.5 V

Pin and function compatible with 74F109

Pin Assignment

Weight

DIP16-P-300-2.54A

SOP16-P-300-1.27A

SOL16-P-150-1.27

: 1.00 g (typ.)

: 0.18 g (typ.)

: 0.13 g (typ.)

2007-10-01

12 3 4 5 6 7...9

中文翻译

下载PDF

与TC74AC109FN-ELP相关器件

型号	品牌	获取价格	描述	数据表
TC74AC109P	TOSHIBA	获取价格	CMOS Digital Integrated Circuit Silicon Monolithic Dual J-K Flip Flop with Preset and Clea
TC74AC109P_12	TOSHIBA	获取价格	Dual J-K Flip Flop with Preset and Clear
TC74AC10F	TOSHIBA	获取价格	CMOS DIGITAL INTEGRATED CIRCUIT SILICON MONOLITHIC
TC74AC10F(EL)	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.300 INCH, PLASTIC, SOIC-14, Gate
TC74AC10F(F)	TOSHIBA	获取价格	暂无描述
TC74AC10F(TP1)	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.300 INCH, PLASTIC, SOIC-14, Gate
TC74AC10F(TP2)	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.300 INCH, PLASTIC, SOIC-14, Gate
TC74AC10F_12	TOSHIBA	获取价格	Triple 3-Input NAND Gate
TC74AC10FN	TOSHIBA	获取价格	CMOS DIGITAL INTEGRATED CIRCUIT SILICON MONOLITHIC
TC74AC10FN-ELP	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.150 INCH, PLASTIC, SOIC-14, Gate

与TC74AC109FN-ELP相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

25
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

17
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

49
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

46

产品中心

服务支持

精选活动

关于我们

帮助中心

TC74AC109FN-ELP

TC74AC109FN-ELP 技术参数

TC74AC109FN-ELP 数据手册

与TC74AC109FN-ELP相关器件

与TC74AC109FN-ELP相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

TC74AC109FN-ELP

TC74AC109FN-ELP 技术参数

TC74AC109FN-ELP 数据手册

与TC74AC109FN-ELP相关器件

与TC74AC109FN-ELP相关文章

您还可以找

您在本页遇到什么问题？